AD转换数据采集系统设计

目录

一、设计目的

二、设计内容及要求

三、多路数据采样保持及转换系统的基本原理数据采样保持电路转换多路摹拟开关转换和的互连

四、电路设计电路工作原理逻辑电路图

五、心得体味

五、心得体味此次课程设计设计的是转换数据采集系统通过此次课程设计，我对平时所学的知识有了更深的理解为了成功完成此次课程设计，我查阅了大量的资料，初步确定设计思路，最终实现了转换数据采集系统的设计课程设计就是为培养学生的动手能力，加强学生的思维能力在做课程设计的时候，明显感觉到自己的思量能力有所提高，寻觅资料的速度更快了，学会了如何帅选实用的资料而且我也了解了一些不大明白的知识，如LF398集成电路，ADC

0804.CC4051B、ADC0808的使用方法及原理虽然在设计的时候也会遇到问题，但是我学着去处理自己碰到的问题，我想这也是课程设计想让我们懂得的道理

一、设计目的⑪掌握多路电路数据采集系统的设计、组装和调试方法⑫熟悉集成电路的使用方法

二、设计内容及要求

（1）本设计要求具有8路（如温度、压力、应力,，”各种摹拟量）采样/保持（S/H）单元

（2）将采样/保持单元获取的摹拟量，通过A/D转换成相应的数字量，再经系统处理后的数字量，通过D/A转换成摹拟量送入输出滤波器，滤波器的输出用以控制需要控制的对象

（3）由地址选通S/H电路通道

（4）在试验箱上组装、调试该系统

（5）画出逻辑电路图，写出实验报告

三、多路数据采样/保持及转换系统的基本原理多路数据采样/保持及转换系统的组成框图，如下图所示该系统由8路采样保持电路、多路开关、A/D、D/A及滤波单元组成摹拟信号通过采样/保持电路进行采样，然后进行保持将保持的信号通过有地址控制的多路开关送进A/D转换器，将摹拟量变成数字量，A/D转换的数字信号送人系统处理，在系统处理完成后，将数字量输入D/A转换成摹拟量，随后滤波图

一、多路数据采样/保持及转换系统的组成框图

3.傲据采样/保持电路采样保持电路实质就是一种摹拟信号存储器，它在数字指令的控制下，使开关通断，对输入信号瞬时值进行采样并寄存，通常用两个运算放大器构成高输入阻抗的采样/保持电路，如图放大器A1是射随器他对摹拟信号提供了高输入阻抗，并提供了一个底的输出阻抗，使存储电容01能够快速充电和放电放大器A2在存储电容和输出端间起缓冲作用开关S1在指令控制下通断，对电容C1充电和放电，开关S1通常使用FET开关或者MOSFET开关，存储电容C1普通取

0.01所〜

0.1所图两运放构成高输入阻抗的电路3-1S/H采样保持电路时常使用集成电路，该器件原理和使用方法如下LF398集成电路具有采样和保持功能，它是一种摹拟信号存储器，在逻辑指令控制下，对输入的摹拟量进行采样和寄存LF398内部原理图如图3-2所示当8为T电平时，使LF398的内部开关打开闭合，此时A1和A2构成1:1的电压尾随器，所以，V0=Vi,并使C1迅速充电到Vi,电压尾随器A2输出的电压等于C1上的电压，当8为“0”电平时，内部开关断开，输出电压V0值为控制端8由“1”跳变到“0”时C1上保持的电路压，以实现保持目的端8的逻辑输入再次为“1”、再次采样时，输出电压尾随变化本设计的采样/保持基本原理是利用8个LF398,控制8个信号的输入，引脚功能如下

③端为摹拟输入端

①和

④分别为Vcc和Vee电源端电源电压范围为±5V~+15V

②端为失调调零端使Vi=O,且在逻辑输入为1时采样时，课调节2端使Vo=0

⑤端为输出端

⑥端为接采样保持电容Ch端

⑦端为逻辑基准端（接地）

⑧端为逻辑输入控制端该端电平为1时采样，为0时保持输用摹拟输入------------------------------逻辑输入图电路转换

3.2A/D ADC

08041.CS、RD、WR（引脚

①、

②、

③）是数字控制输入端，满足标准T逻辑电平其中CS和WR用来控制A/D转换的启动信号CS、RD用来读A/D转换的结果，当它们同时为低电平时，输出数据锁存器DB0~DB7各端上浮现8位并行二进制数码

2.CLKI（引脚

④）和CLKR（引脚）ADC0801~0805片内有时钟电路，只要在外部“CLKI”和“CLKR”两端外接一对电阻电容即可产生A/D转换所要求的时钟

3.振荡频率为fCLK-l/l.IRC o其典型应用参数为R=10Kn,C=150PF,fCLK-640KHZ,转换速度为100—若采用外部时钟，则外部fCLK可从CLKI端送入，此时不接R、Co允许的时钟频率范围为100KHZ~1460KHZ

4.INTR（引脚

⑤）INTR是转换结束信号输出端，输出跳转为低电平表示本次转换已经完成，可作为微处理器的中断或者查询信号如果将CS和WR端与INTR端相连，则ADC0804就处于自动循环转换状态CS=0时，允许进行A/D转换WR由低跳高时A/D转换开始，8位逐次比较需8x8=64个时钟周期，再加之控制逻辑操作，一次转换需要66〜73个时钟周期在典型应用fCLK=640KHZ时，转换时间约为103|i s~l14|iSo当fCLK超过640KH乙转换精度下降，超过极限值1460KHZ时便不能正常工作

5.VIN（+）（引脚

⑥）和VIN（-）（引脚

⑦）:被转换的电压信号从V IN（+）和VIN

（一）输入，允许此信号是差动的或者不共地的电压信号如果输入电压IN的变化范围从到，则芯片的IN（-）端接地，输入电压加到IN（+）引脚由于该芯片允许差动输入，在共模输入电压允许的情况下，输入电压范围可以从非零伏开始，即至此时芯片的IN

（一）端应该接入等于的恒值电码坟上，而输入电压IN仍然加到IN（+）引脚上（引脚

⑧）和（引脚⑩）转换器普通都有这两个引脚模拟地和数字地分别设置引入端，使数字电路的地电流不影响模拟信号回路，以防止寄生耦合造成的干扰/2（引脚

⑨）参考电压/2可以由外部电路供给，从“/2”端直接送入/2端电压值应是输入电压范围的二分之一所以输入电压的范围可以通过调整/2引脚处的电压加以改变，转换器的零点无需调整ADC0804引脚功能及应用特性如下cs-RD~2WR—INTR图引脚图

3.3多路摹拟开关CC4051B它相当于8选1译码器，它是通过地址输入端c、b、a控制，因为每一个LF398输出是两个信号，但不是同时的，所以CC4051B只需要4个通道，对应着两个地址输入，地址C接地，AB从000~111控制通道I I I I IIII的数据输01234567入地址输入INH是控制端，当INH=1时所有通道不通，INH=O时有效转换

3.4D/A DAC0808是具有个引脚的双列直插式位转换器件其引脚功能分别为脚为空脚为脚为，脚为输出引脚，-脚为数据输入引脚，脚为，脚为基准电压（+）,脚为基准电压

（一），脚为当数据输入量全为时，其脚输出电压最低，接近零；当数据输入量全为时，其脚输出电压最高，电压值由基准电压决定因此，基准电压的精度决定了转换的精度图引脚图结构~:位数据输入线，电平，有效时间应大于否则锁存器的数据会出错；数据锁存允许控制信号输入线，高电平有效；片选信号输入线（选通数据锁存器），低电平有效；数据锁存器写选通输入线，负脉冲（脉宽应大于）有效由、、的逻辑组合产生，当为高电平时，数据锁存器状态随输入数据线变换，的负跳变时将输入数据锁存；数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于）有效;的逻辑组合产生，当为高电平时,寄存器的输出随寄存器的输入而变化，的负跳变时将数据锁存器的内容打入寄存器并开始转换寄存器选通输入线，负脉冲（脉宽应大于）有效由:电流输出端，其值随寄存器的内容线性变化;:电流输出端，其值与值之和为一常数；:反馈信号输入线，改变端外接电阻值可调整转换满量程精度;:电源输入端,的范围为:基准电压输入线,的范围为:摹拟信号地CT—20%ILEWR--------219WR.AGND——318JOTR4DI,——DL以5D1——16D1,一巴一615以714DL8人——13912DGND——1011:数字信号地将摹拟信号进行数字处理时，需要把互连,这些单元必须同步工作转换完毕产生一个转换结束的脉冲,它通过电路何时取样和何时保持电路的控制信号中的这样,就使电路的输出在

3.5S/H和A/D的互连转换结束的脉冲浮现,电路才允许采样，改变其摹拟输出电平

四、电路设计转换器结束之前保持不变然后当转换完毕在输出锁存器中锁存位数字时,此次设计的是路数据采集系统，首先将路数据采集来的摹拟信号通过41电路工作原理进行采样保持，把采集来的信号通过选一开关将路信号根据自己的转换需要进行选择，然后把选择的信号输入给器，把摹拟信号转换为数字信号将摹拟信号进行数字处理时，需要把和电路的控制信号用互联，这些单元必须同步工作倘若电路与转换器不同步，转换期间电路的输出在改变，这样势必导致错误的数字输出，所以和一定要同步工作把数字信号经过系统数据处理，把处理的数字信号经过转换为摹拟信号，最后通过滤波器滤波

4.2逻辑电路图r图转换数据采集系统工作原理图4-1A/D。