经改造的DDS功能用作波特率发生器

经改造的DDS功能用作波特率发生器一般情况下，可以用一个现有的振荡器，为一个UART产生一个波特率时钟振荡器频率必须作分频，而分频会带来波特率误差表1表示当用一个8MHz晶振和一个普通的二进制分频器生成波特率时，产生误差的百分比本例中的系统可以获得一个比波特率快16倍的时钟表采用普通分频器时的波特率1分频器波特率误差（％）I

0501000030016660.

046008330.

0424002080.

1648001040.

169600520.

1619200260.

1638400130.

165760087.847QA1152004—917314*^斗启出七[2com2304005当示波器频率不相匹配时，波特率设置中的误差会增加此时，可以增加一个工作在

18.432MHz的振荡器，以尽可能减小误差率另外，可以采用DDS（直接数字综合）方法，以较高波特率使用相同振荡器，从而降低误差（表2）o表采用计的波特率220DDS b输出频率相位字误差（％）5013-

0.82530078-

0.825600157-

0.1822400629-

0.02348001258-

0.02396002516-

0.023192005033-

0.0033840010066-

0.0035760015099-

0.003c r\r\c11520030198一七”中*甘1230400603971中描述了基本的DDS操作原理本设计采用了一种较简单的DDS版本，只有一个方波输出（图1）可以从相位累加器的MSB获得方波的输出也可以增加一个除2级，使获得的信号有50%的占空比波特率时钟频率的计算方法是波特率时钟二（基准时钟X控制字/2N）/2,其中N是相位累加器的位数代码清单1（edn.com/file/25467-Modified_DDS_functions_as_baud_rate_generator_listing,doc）是一个采用20位相位累加器和16位控制字的DDS波特率发生器的Verilog实现

1.A TechnicalTutorial onDirect DigitalSynthesis,“Analog Devices,

1999.。