超宽带系统中ADC前端匹配网络设计

超宽带系统中ADC前端匹配网络设计传统的窄带无线接收机，DVGA+抗混叠滤波器+ADC链路的设计中，我们默认ADC为高阻态，在仿真抗混叠滤波器的时候忽略ADC内阻带来的影响但随着无线技术的日新月异，所需支持的信号带宽越来越宽，相应的信号频率也越来越高，在这样的情况下ADC随频率变化的内阻将无法被忽视为了取得较好的信号带内平坦度，引入了ADC前端匹配电路的设计，特别是对于non-input buffer的ADC在高鱼曩抗混叠滤波器应用场景下，前端匹配电路的设计在超宽带的应用中就更显得尤为重要本文将以ADS58H40为例介绍ADC前端匹配电路的设计

1、Non-input bufferADC内阻特性及其等效模型理想ADC的输入内阻应该是高阻态，即在前端抗混叠滤波器的设计中无需考虑ADC内阻带来的影响，但是实际ADC内阻并非无穷大并且会随着频率而发生改变从输入内阻的角度而言，ADC又可以被分为两类，一个是有输入buff er的ADC,输入特性更趋向于理想ADC,内阻往往比较大；另一类就是没有输入buffer的ADC,它们的内阻在高频不可忽略且随频率发生改变，但它们的功耗比前者要小图1为non-input bufferADS58H40模拟输入等效内阻模型ADC模拟的入端采样保持电路本身所等效的阻抗网络随频率的改变而变化；再加上ADC采样噪声的吸收电路（glitch absorbingcircuit）RCR电路，它的存在改善了ADC的SNR和SFDR,但也使得ADC的内阻随着频率而越发变化两者效应叠加使ADC的等效负载整体呈现容性INPOINMO图1ADS58H40模拟输入等效内阻模型图2以ADS58H40为例给出了内阻随频率变化的曲线图A串联模型，串联模型中的串联等效电阻值在Ohm量级B并联模型，并联模型中的并联等效电阻值在低频（《100MHz）的时候kOhm量级，但随着输入频率不断升高（》200MHz）,并联等效电阻值会急剧下降到百欧姆级，使其相对于抗混叠滤波器ADC端负载不可忽略而且不管是并联模型还是串联模型中的等效电容，也使得抗混叠滤波器ADC端负载特性偏离理想的阻性特征需要补偿图2ADS58H40内阻简化模型A串联模型，B并联模型；及其相关频率变化曲

2、Non-input bufferADC前端匹配网络拓扑架构由于ADC的等效内阻随频率变化而且在高频时偏离理想高阻态，抗混叠滤波器ADC端负载阻抗的选择就显得尤为重要理想ADC支持抗混叠滤波器的负载的任意选择，完全没有要求但是内阻的变化，使得现实中ADC希望前端的抗混叠滤波器的负载阻抗可以比较小，即传统500hm抗混叠滤波器的设计，ADC的kOhm级的内阻相对于500hm而言可以忽略不计但是现在越来越多的抗混叠滤波器需要WOOhm的负载设计，以达到前端驱动级的最优工作状态图5以现在无线基站设计中常用的DVGA LMH6521为例，为了使整个接收链路达到最优的线性性能，推荐使用lOOOhm的抗混叠滤波器此时如果仍采用简单的lOOOhm负载并联在ADC输入端的做法，随着输入信号频率的升高和输入信号带宽的增宽，ADC内阻非理想特性将越来越明显，它会直接拉低ADC侧的lOOOhm负载，恶化信号的带内平坦度图3DVGA最优工作状态负载要求示意图为了统一抗混叠滤波器的设计以简化其在不同平台项目中的移植，希望ADC侧（包括ADC等效内阻和前端匹配电路）在整个信号带宽中都呈现一致的阻抗特性例如图3应用中的lOOOhm,引入了ADC前端匹配网络如图4所示端等效仇威ADC匕微波射频网图4Non-input bufferADC前端匹配网络拓扑架构简图其中1）R1和R2是ADC侧阻抗的主要组成部分，在假设ADC理想高阻特性的情况下，它即代表了ADC侧的负载由于ADC有限内阻和所需的匹配网络，为了达到整体效果仍保持lOOOhm负载状态，R1和R2远高于500hm的最优取值R1和R2不仅决定了ADC输入pin脚的实际共模电压（VCM-Analog inputcommon modecurrent*Rl,ADC的性能SNR和SFDR会随着VCM的变化而发生些许改变，请参见datasheet图22）；而且原本也是sampling glitch的低阻泄放路径，所以不宜过大R1和R2的取值原则为实现ADC端组合负载目标前提下的最小值，而且最大值不宜超过lOOOhmo2）R5和R6代表ADC输入口串联的5Ohni或者lOOhm的阻尼电阻，为的是衰减可能由bonding wire寄生电感引起的震荡3）由R3-L1-L2-R4组成的网络主要是负责超宽带应用中的带内平坦度调整，它存在的意义在于此网络呈感性，阻抗随频率递增；它和随频率递减的ADC等效内阻呈反方向变化，两项并联使整体阻抗在所需频率范围内尽量保持不变如果觉得网络过于复杂，也可以考虑将L1和L2合并为一个电感断开VCM连接；考虑分隔为两个电感仅是为VCM电流提供和R1+R2并行的通路以减小VCM距理想值的偏移4）R7-L3〃C1-R8组成的网络则主要担负吸收sampling glitch的责任在500hm负载抗混叠滤波器的应用中，500hm负载路径即相当于采样噪声的低阻泄放路径，所以R-L//C-R电路选配一般可以不加，但是当抗混叠滤波器的负载阻抗增加，例如上文中所提到的lOOOhm抗混叠滤波器的应用，R-L〃C-R的网络在性能要求较高的应用中建议采用采样噪声是由采样开关的开关切换引起的只有在ADC输入pin脚处直接引入低阻通路才可以有效的将其吸收，这就是为何RLCR网络需要尽可能的接近ADC输入管脚布局否则，采样噪声会在dither的作用下转化为影响ADC性能的噪声从而恶化SNR和SFDR此吸收采样噪声电路的最主要的组成部分为O电容，采样噪声多为高频分量组成，对其形成低阻通路即低通电路或带通电路（对有用信号为高阻，对高频噪声为低阻）C的取值不易过小，过小影响吸收效果，同样也不易过大，过大会严重影响输入带宽两端串联的R不易过大250hm为宜，并联的电感主要是降低Q值，有助于平坦带内波动当R3-L1-L2-R4和R7-L3〃C厂R8网络共存的时候，出于带内平坦度的考量，需要移去L3形成R-CR网络简单的取值步骤及原则1）如果是传统的500hm抗混叠滤波器设计，R1和R2各取250hm,无需加入R-L-L-R网络，RL〃C-R的网络选配2）如果是lOOOhm及以上抗混叠滤波器设计接收链路需要加入R-L//C-R,选配R-L-L-R网络（选配R-L-L-R的时候，R-L//C-R需要换为R-C-R）；反馈链路则需要加入R-L-L-Ra）首先需要根据性能测试结果选取R-IV/C-R或者R-C-R网络中的C以H40为例，RL//C-R网络C取10pF,R-C-R网络C取

3.3pF可以有效滤除（中频IF小于350MHz应用中的）高频采样开关噪声网络中的R取250hm为宜，网络中L取值原则为使LC谐振腔在有用带宽中心附近形成谐振频率b）然后以R1和R2各为lOOOhm为仿真起点，出于带内平坦度的考量，仿真选取R-L-L-R的值再平坦度满足要求的情况下，尝试降低R1和R2的值，但是需要适当增加R-L-L-R的等效阻抗作为弥补，最后找到实现ADC端组合负载目标前提下的R1和R2的最小取值

3、ADS58H40前端匹配网络设计ADS58H40是一款四通道14-bit,250MSPS的高性能ADC,广泛应用在无线基站的设计中，即可以用在接收通道中，同样也可以应用在反馈通道中这里以ADS58H40在lOOOhm抗混叠滤波器负载的应用为例介绍前端匹配网络设计

（1）接收链路拓扑架构由于接收链路对性能指标要求高，R-C//L-R（R-C-R）的吸收采样噪声的网络必不可少，加之接收链路带宽较窄，对带内平坦度起调节作用的R-L-L-R网络可以选配这里Fs=

245.76MSPS采样率，中频3/4Fs

184.32MHz,带宽80MHz,lOOOhm抗混叠滤波器负载应用为例图5为以牺牲带内平坦度为代价的简化版前端匹配电路R-L//C-R意在吸收采样噪声达到性能的最佳优化C的取值以10pF为宜，L的取值配合10pF,在所需带宽内形成谐振腔，对有用信号不衰减，对高频采样噪声起到吸收的作用图5Non-input bufferADC接收链路设计举例A-最少的器件牺牲些许的带内平坦度图6为性能和平坦度相折中的网络架构，网络架构较图5复杂，但是80MHz信号带宽内平坦度远远好于上图中的简化版本设计由于前端R-L-L-R架构的存在，这里吸收采样噪声的R-L〃C-R简化为R-C-R,C的取值以

3.3pF为宜图6Non-input bufferADC接收链路设计举例B最优的带内平坦度2反馈链路拓扑架构反馈链路处理信号带宽远高于接收链路，而性能要求则较接收链路低为了满足带内平坦度的要求，R-L-L-R的平坦度调节电路必不可少而R-C〃L-R R-C-R采样噪声吸收电路所表现出的低通或带通特性限制了其在超宽带BW»100MHz的反馈链路中的应用使得反馈链路中同样也存在着性能和带宽的折中但考虑到反馈链路TOdBFs输入幅度下性能恶化有限采样噪声随输入幅度的增加而增大，缺少采样噪声吸收电路的反馈链路的性能仍然满足系统性能要求这里以Fs=

245.76MSPS采样率，中频3/4Fs

184.32MHz,带宽200MHz,lOOOhm抗混叠滤波器负载应用为例图7为以牺牲些许性能为代价而取得最优带内平坦度的反馈链路前端匹配电路，R-L-L-R为带内平坦度调节电路。