实验三：数据选择器、译码器、全加器实验

数据选择器、译码器、全加器实验

一、实验目的、熟悉数据选择器的功能

1、熟悉译码器的工作原理和使用方法

2、设计应用译码器，进一步加深对它的理解

3、学习用中规模集成电路的设计方法4

二、实验所用仪器和芯片、双选数据选择器片14174LS

1531、双线线译码器片22-474LS

1392、四两输入与非门片374LS

001、（）实验系统台3TEC-5TDS-21

三、实验内容、用设^一个选的数据选择器1Quartos IIid41个输入端输入组周期不同的信号，改变数据选择引脚的电平和使能端（低电平有效）的44电平，产生四种不同的组合，观察每种组合下数据选择器的的输出信号情况；、用线线译码器设计一个线线译码器，框图如下22-43-

8、用数据选择器（片）设计实现一位全加器，实现电路并验证其正确性3174LS153附和管脚图74LS15374LS139输入输入输I+I_人_74LS15A3rVcc GAI2D2D2DI2D2Y输出Vcc G2AI B22Y02YI2Y22Y32320J74LS139Gi Ao1D1D IDI1D1YGND-|rN[_|cnj_32Ov t输入输出输入Gi AiBi1Y lYi1Y1Y GNDO23输出。