DSP期末设计报告主要内容

期末设计报告主要内容DSPDSP技术期末设计报告题目目:学院专业组长学号202306020组员1学号202306020组员2学号202306020组员3学号意义（首先写出设计的目的2023060202023年07月02日、选题目的和要做一个能完成什么的设计，然后写出此设计能够满意什么须要）学生姓名任务分工学生姓名任务分工二数制算法优点，和限制便地实成为可地实现可以消统，DSTM和数据一个1期内完/D转同步串多达1区时间

二、主要设（首先写出数字信号处理法的快速发展具有广袤的制算法，Kalm实现DSP的可能在现代现同样，由消退噪声污染SP凭借其强大MS320F2812D据存储器、运16位桶形移位完成乘法加法转换大容量存串行口和独立12路的PWM输间的空间矢量设计内容出设计的基本器，是一种特展，尤其在自应用前景利man滤波、自的信号处理能代电机限制系由于高运算速染和不精确的大的运算和处DSP内核采Ha运算单元、一位器组成,体系法和移位计算储器，16位立可编程复用输出结合敏捷量PW波形DS本模块和结特殊适合于进自动限制领域利用DSP的高自适应限制矢力还可用来减统中，系统参速度，使得DS的输入及反馈处理实力，能arvard结构体一个32位算术系实行串行结算，其内核计算位和32位的定I/O等组成活的波形发生SP芯片中集成结构，每个模进行数字信号域，DSP的高高速计算实力矢量限制、状削减位置、速参数和状态变SP也可有效馈信号数据，能较快地实现体系，即相互术/逻辑单元结构，运用流算速度为20M定时器比较单成，其中通过生逻辑和死区成的这些功能模块和结构号处理运算的微高速计算实力力可以增加采状态观测器等速度、磁通等变量通过状态效地用于实际对要求速度现PWM限制算法互独立的数据元、一个32位流水线技术加快MIPs（一个指单元、捕获单过三个通用定区发生单元能能大大简化了构）微处理器当力显示了比一采样速度和完等困难算法利等传感器，无态观测器的计工程应用中，度响应快而准法，如空间矢据总线，供应位累加器、一快程序的运行指令周期为50单元、PWM波定时器和九个能生成对称、了整个限制系当今，随着数一般微处理器完成困难的信利用DSP芯片无传感器运行计算可采纳D,DSP的高速准的现代电机矢量脉宽调制供了片内程序一个16位乘行，可在一个处0ns0外设波形发生器、个比较器的结不对称以及系统数字化控器更多的信号处理片可以方行之所以DSP有效速实力还机调速系制算法存储器法器和处理周设有A高速异结合产生及带有死

三、硬件设计

3.1电源设计电源设计是任何一个电气系统不行缺少的部分，DSP应用电路系统一般为多电源系统DSP芯片内部的典型电源包括CPU内核电源、I/O电源、PLL phaselockedloop电源、Flash编程电源、模拟电路电源五种电源在电源设计的过程中，应当留意以下几个问题1依据运用的芯片类型不同，内核电源、I/O电源所需的电压也有肯定的差距，这几种电源都要由各自得电源供电2在进行电源设计时，模拟电路和数字电路部分要独立供电，数字地与模拟地分开，遵循单点接地的原则3DSP供电电源在设计时，内核电源与端口电源的电压是不同的，他们须要两种供电电源，这时就必须要考虑他们之间的协作问题在上电过程中，可能会遇到以下两种状况一是内核先获得供电，外围没有得到供电，这时就会没有输入输出，但对芯片不会产生损坏；二是外围I/O接口先得到供电，内核后得到供电，则可能会导致DSP和外围引脚同时作为输出端，假如此时双方输出的值是相反的，那么两输出端会因反向驱动可能出现大电流，从而影响器件的寿命，甚至损坏器件在掉电时也留意，假如内核先掉电，出现的电流可能比较大，因此一般要求CPU内核电源先于I/O电源上电，后于I/O电源掉电但是CPU内核电源与I/O电源供电时间相差不能过长（一般应小于Is,否则会影响器件的寿命或损坏器件）可以在CPU内核电源与I/O电源之间加一个肖特基二极管，它的主要作用是爱护DSP器件

1、供电电路设计+5V、+15V、-15V电源输入口J12采纳硬盘驱动器电源插座，其示意图及引脚定义如图所示另外J14作为+5V电源输入口采纳Mini型直流电源插座，其示意图如下

2、电源与滤波电路设计电源芯片TPS75733实现将5V转为

3.3V电源，最大输出电流为3A；电源芯片TPS76801Q实现将5V转为

1.9V电源，最大输出电流为1A

3.3V、

1.9V这两路电源分别为外围电路和CPU供电为了降低电源干扰，通常对电源作滤波处理，方法是采纳容值大小不同的电容并联进行电源滤波，一般容值相差100倍左右

3.2复位电路设计上电复位电路一般在芯片的RESET引脚上置100200nls的低电平脉冲〜RC复位电路具有一般性在系统中加入电源监控和复位主要有以下几点作用.

1.为了保证DSP芯片在电源未达到要求的电平常，不会产生不受限制的状态

2.由该复位电路确保在系统加电的过程中，在内核电压和外围端口电压达到要求之前，DSP芯片始终处于复位状态，直到内核电压和外围接口电压达到所要求的电平

3.假如电源电压降到门限值以下，则强制芯片进入复位状态，确保系统稳定工作在设计复位电路时，一方面应确保复位低电平常间足够长（一般须要20ms以上），以保证DSP牢靠复位；另一方面应保证复位电路的稳定性良好，防止DSP误复位主要是应保证复位输入端（RS）低电平至少持续6个时钟周期即若电路为20MHZ时,低电平持续的时间为300nso在上电后，系统得晶振须要几百毫秒的稳定期，所以一般设为100300ms〜设计时可将上电复位和手动复位两个信号经过逻辑相与，后送到DSP的复位输入引脚具有上电延迟复位和手动复位功能的复位电路图如图

2.2-1所示系统调试和系统运行出现故障时可以便利地运用手动复位J2作为复位按钮，便利调试复位芯片TPS3823-33能够实现固定时间20ms的复位有效信号

3.3时钟电路设计时钟电路的设计是DSP系统设计中的重要组成部分时钟电路设计遵守以下几点原则当系统要求多个不同频率的时钟信号时，首先应选可编程时钟芯片，这样有利于时钟信号的同步；当系统要求单一时钟信号时,应当选择晶体时钟电路；当系统要求多个同频时钟信号时，可选择有源的晶振作为时钟电路；应当尽量运用DSP片内的PLL,降低片外时钟频率，提高系统得稳定性C

6000、C

5000、C5409A、C

5416、C

5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路；VC

5401、VC

5402、VC5409和F281X等DSP时钟信号的电平为

1.8V,建议采纳晶体时钟电路时钟电路设计的几点留意事项当DSP须要倍频时，要配置好PLL周边电路，主要是隔离和滤波20MHZ以下的晶体晶振基本上都是基频的器件，稳定度好，20MHZ以上的大多是谐波的（如3次谐波、5次谐波等），稳定度差,因此应当运用低频的器件，因为倍频用的PLL电路须要的周边配置主要是电容、电阻、电感，其稳定度和价格方面远远好于晶体晶振器件时钟电路设计方式主要有无源晶体和有源晶振两种

1.无源晶体无源晶体须要用DSP片内的振荡器无源晶体无需考虑电压的问题，信号电平是可变的，是由起振电路来确定的，同样的晶体可以适用于多种电压，可用于多种不同时钟信号电压要求的DSP,而且价格通常也较低，因此对于一般的设计建议运用无源晶体无源晶体与晶振相比其缺点主要是信号质量较差，通常须要精确匹配外围电路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路须要做相应的调整建议采纳精度较高的石英晶体，尽可能不要采纳精度低的陶瓷晶体在我们的系统中，TMS320F2812采纳内部振荡器方式，由一个30MHZ的石英晶振供应参考频率如图

2.2-2所示

2.有源晶振有源晶振不须要DSP的内部振荡器，将外部时钟干脆输入DSP芯片内部它的优点是信号质量好，比较稳定，而且连接方式相对简洁（主要是做好电源滤波，通常运用一个电容和电感构成PI型滤波网络,输出端用一个小阻值的电阻过滤信号即可），不须要困难的配置电路有源晶振通常的用法1脚悬空，2脚接地，3脚接输出，4脚接电压与无源晶体相比，有源晶振的缺点是信号电平是固定的，须要选择适合的输出电平，敏捷性较差，而且价格相对较高对于时序要求敏感的应用，还是应用有源的晶振比较好，这样就可以选用比较精密的晶振，甚至是高档的温度补偿晶振有些DSP内部没有起振电路，只能运用有源的晶振，如TI的6000系列等有源晶振相比于无源晶体通常体积较大，但现在很多有源晶振是表贴的，体积和晶体相当，有的甚至比很多晶体还要小以采纳封闭好的晶体振荡器为例，这种方法运用很便利，得到了广泛的应用详细设计方法是4脚加上5V电压，2脚接地，1脚悬空，就可在3脚得到所需的时钟电路图如图

2.2-3所示（原理框图）

四、算法和软件设计

五、结果及探讨（分两个部分，

1、硬件的检测，

2、软件的检测）

六、指导老师的看法年签名月日成果评定学生姓名成果学生姓名成果学生姓名成果。