三人抢答器课程设计

要徽工程大专机电专就课程设计说明书课程设计名称电子课程设计课程设计题目三人抢答器指导教师郭慧专业班级电气2124班学生姓名武云学号学2107040432起止日期起14/6日3—7/2总评成绩BO为借位输出0000状态后负脉冲输出Voc PoMR TCTC P2P3D UPL同同网同向阿|T1711rPl QfQo CPCPy02036NDQ图

（5）74LS192管脚图

2.

2.5NE555图

（6）555定时器外引脚图555定时器的功能主要由两个比较器决定两个比较器的输出电压控制RS触发器和放电管的状态在电源与地之间加上电压，当5脚悬空时则电压比较器C1的反向输入端电压为2VCC/3,C2的同相输入端电压为VCC/3若触发输入端TR的电压小于VCC/3,则比较器C2的输出为1,可使RS触发器置1,使输出端OUT=O.如果阈值输入端TH的电压大于2VCC/3,同时TR端的电压大于VCC/3,则C1的输出为1,C2的输出为0,可将RS触发器置0,使输出为低电平综上所述可知，555定时器不仅提供了一个复位电平为2VCC/

3、置位电平为VCC/3,且可通过齐端直接从外部进行置0的基本RS触发器，而且还给出了一个状态受该触发器0端控制的晶体管开关，因此使用起来极为灵活第三章模块电路原理设计

3.1抢答电路图

（7）抢答电路图如图

（7）,这个电路的工作原理过程当主持人控制开关S置于〃清零〃端时，RS触发器的R非端均为0,4个触发器输出（Q4—Q1）全部置0,使74LS48的BI的非=0,显示器灯灭；74LS148的选通输入端ST的非=0,使之处于工作状态，此时锁存电路不工作当主持人把开关S置于〃开始〃时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入，当有选手将键按下时（如按下S2）,74LS148的输出Y2Y1Y0的非=110,YEX的非=0,经RS锁存后，CTR=1后I的非=1,74LS279处于工作状态,Q4Q3Q2=010,74LS48处于工作状态，经74LS48译码后，显示器显示为〃2〃此外，CTR=1,使74LS148的ST的非为高电平，74LS148处于禁止工作状态，封锁其他按键的输入当按键松开即按下时，74LS148的YEX的非为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止状态，确保不会出现二次按键时输入信号，保证了抢答者的优先性以及抢答电路的准确性如有再次抢答需由主持人将S开关重新复位

3.2定时、报警电路图

（8）定时报警电路图该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管及相关电路组成具体电路如图所示一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供主持人打开控制开关，倒计时8秒开始，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制74LS48显示0并保持，蜂鸣器报警,同时此后选手抢答视为无效

3.3时序控制电路时序控制电路是抢答器设计的关键，因为它要完成以下三项功能

（1）主持人将控制开关拨到〃开始〃位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态2当参赛选手按动抢答键时，扬声器停止发声，抢答电路和定时电路停止工作3当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作（unir Wunnir书用甲图9时序控制电路设计总结随着我国抢答器市场的迅猛发展，与之相关的核心生产技术应用与研发必将成为业内企业关注的焦点，作为一种广泛应用于各知识竞赛场合的实用性电子产品，更低成本的设计与生产对业内企业的发展具有十分重要的意义在本次设计中，如何让抢答器在接受一位选手的抢答后不再响应其他选手的操作是抢答器功能的关键所在，设计时锁存与译码电路的组合保证了抢答功能的可靠性相较于传统亮灯指示抢答选手的设计，本次设计中采用了数码管显示抢答选手号码的方式，显示结果更加直观抢答电路中还加入了计时模块与报警模块，在主持人宣布抢答开始打开抢答计时开关的同时，计时数码管显示剩余抢答时间并伴有蜂鸣器提示音，若倒计时结束仍无人抢答，报警器响起提示主持人时间到本题作废这些设计都提高了抢答效率，方便了主持人的操作当然，在设计中由于存在缺乏经验和有限的知识面等问题，本次设计还存在一些问题如电路布局不够合理连线较乱的问题，由于仿真软件的数据记忆等限制，一次抢答结束必须重启抢答系统否则无法再次正常抢答的问题（真实电路设计时可以通过芯片电源开关的控制解决）0对于本次抢答器的设计，我认为还可以加入计分、答题计时等设计来丰富其功能但由于目前知识技能的匮乏，现阶段的知识储备还无法完成更多功能的设计，在后期的课程学习中我将继续研究和丰富自己的知识，来设计出更完善的电路参考文献

[1]胡汉才.单片机原理及其接口技术[M].北京清华大学出版社，第2版，

2003.

[2]陈明荧.8051单片机课程设计实训教材[M].北京清华大学出版社，

2004.

3.

[3]汪德彪.MCS-51单片机原理及接口技术[M].北京电子工业出版社，

2003.

[4]吴金戌，沈庆阳，郭庭吉.8051单片机实践与应用[M].北京清华大学出版社.

2002.9附录一元件清单列表电阻Resistors数量标号属性5R1-R3,R5,R710k1R45101R61001R1015k1R1168k1R131k电容Capacitors数量标号属性1C110uF1C

20.1uF，心片Integrated Circuits数量:标号属性1U174LS1482U2,U1374LS485U3-U6,U1974LS2792U7,U8OR1U974LS281U1474LS1921U155551U1674LS00二极管Diodes数量:标号属性2D1\D21N9141D5DIODE-LED其他Miscellaneous数量:标号属性2BUZ1,BUZ2BUZZER2RL1,RL2G2R-14-AC120SW1-SW5SW-DPST附录二电路设计总图图

（10）电路总图附录三仿真电路图图112号选手抢答成功，倒计时暂停图12倒计时结束，选手抢答失败，蜂鸣器报警课程设计任务书设计题目三人抢答器功能描述设计一个三人抢答器电路，分为抢答成功和失败的情况；课程设计要求

1.抢答成功在主持人宣布开始抢答的前提下，当有一个人在规定的时间内比其他两个人先按下抢答的按钮后，显示器上显示出抢答者的号码，倒计时停止

2.抢答失败:在超过规定的时间内，若有人按了抢答的按钮,会发出警鸣声若规定时间内无人抢答，倒计时结束后蜂鸣器发出警鸣声

3.一次抢答完成后，主持人按下复位键（即清零键）之后，才可以开始第二次抢答指导教师（签名）年月日图13抢答结束，主持人复位清零前百抢答器是一种应用非常广泛的设备，在竞争日益激烈的当今社会评选优胜知识竞赛类的活动越来越多，针对主持人的各种提问，如果只是让抢答者用举手等原始的方法，在某种程度上难免会造成比赛的不公平性为了在比赛中更加准确公平的判断出第一抢答者，抢答器就充当了抢答比赛中必备的工具在各种竞赛抢答场合中，抢答器可以迅速、充分客观地分辨出最先获得发言权的选手早期的抢答器只由几个三极管、可控硅发光管组成，现在大多抢答器使用单片机或集成电路，并且增加了许多功能，可以显示选手号码、倒计时、报警等功能随着科技的发展，抢答器正向着数字化、智能化的方向发展，可是更加复杂化的设计大大提高了生产成本市面上的抢答器有的电路复杂不便于制作，可靠性不高，不易实现有的使用专用集成块制作，制作成本高昂而数字逻辑电路则很好地解决了这些问题目录第一章概述5设计题目

1.15设计任务与要求

1.25第二章系统总体方案及硬件设计5系统设计总体方案

1.15硬件设计2・26段显示译码器

2.

2.1774LS

3.

2.274LS

4.

2.374LS

5.

2.474LS

96.

2.5NE

3.111定时、报警电路

3.213时序控制电路

3.313设计总结15参考文献16附录一元件清单列表17附录二电路设计总图18附录三仿真电路图19第一章概述

1.1设计题目三人抢答器

1.2设计任务与要求

（1）三个人参赛，编号分别为1,2,3,各控制一个抢答按钮，按钮的编号与选手的编号一致给主持人设置一个控制开关，用来控制系统的清零和抢答的开始

（2）抢答器具有数字锁存及显示的功能抢答开始后，若有选手按动抢答按钮，编号立即锁定，在数码管上显示选手的编号，同时封锁输入电路，禁止其他选手抢答最先抢答的选手的编号一直保存到主持人将系统清零为止

（3）抢答器具有定时抢答的功能，且一次抢答的时间为9秒，当主持人启动开始键后，计时器开始倒计时，并用显示器显示

（4）参赛选手在规定的时间内抢答有效，其余均视为无效

（5）确定设计方案，按功能模块的划分选择元器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理第二章系统总体方案及硬件设计

2.1系统设计总体方案领存电部兄示电器抢答电九Mil第a示电路图

（1）系统总体方案工作原理接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灯灭，定时显示器显示设定时间；主持人将开关设置“开始”状态，宣布“开始”抢答器处于工作状态，定时器倒计时，扬声器给出声响提示当定时时间到，却没有选手抢答时，系统报警，禁止选手超时后抢答当选手在设定的时间内抢答时，抢答器完成以下四项工作1优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码器显示编号2扬声器暂停声响，提醒主持人注意3控制电路要对输入编码电路进行封锁，避免其他选手进行抢答4控制电路要使定时器停止工作，当选手将问题回答完毕时，主持人操控开关，使系统清除禁止工作状态，以便进行下一轮抢答

2.2硬件设计本课程设计，采用集成电路74LS148,74LS279,74LS48,74LS192,NE555定时器和其他器件，实现定时抢答功能

2.

2.17段显示译码器74LS48口匚一匚丽9匚a匚b匚c匚—d匚e7段显示译码器74LS48是输出高电平有效的译码器，工作电压:5V图274LS48/SN74LS48引脚功能图74LS48除了有实现7段显示译码器基本功能的输入DCBA和输出Ya Yg端外，〜7448还引入了灯测试输入端LT和动态灭零输入端RBI,以及既有输入功能又有输出功能的消隐输入/动态灭零输出BI/RBO端由7448真值表可获知7448所具有的逻辑功能Bl/BCLTRmDADN123456786543210951117段译码功能LT=1,RBI=1在灯测试输入端LT和动态灭零输入端RBI都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符除DCBA=0000外，RBI也可以接低电平，见表1中116行〜2消隐功能BI=0此时BI/RB0端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭该功能主要用于多显示器的动态显示表174LS48真值表入输BF/输出显示LT RBFDCBA RBY YY YfYg字符c de11000011111110n11X00011011000011X001011101101aX00111111100113X0100101100111H1X010111011011s1X0110100111111X0111111100001X1000111111111s1X100111110011q1X101010001101c1X101110011001ZiX1100101100111u1X110111001011c1X111010001111上1X111110110000X X XXXX000000001000000000000P c0X XXXX

1111111182.

2.2优先编码器74LS14874LS148为8线一3线优先编码器它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码㈣Ver可踪M]Kkx回/Af-74LSI48/%•S7[5回小案叵TT|IN回/GNI尼图管脚图374LS148可匕表线一线二进制编码器真值表2:74LS14883输入输出皿匹幽皿石匕元ST呵IN）叫Z¥o1X X X X X XXX11111011111111111100x x x000001X X X X0x x0100101X X XX0x01101001XXXX0011101101XXXX0xxx01111100010x X011111101010x0111111110010011111111110174LS148工作原理如下该编码器有8个信号输入端，3个二进制码输出端止匕外，电路还设置了输入使能端ST非，输出使能端YS和优先编码工作状态标志YEX三号当ST非=0时，编码器工作；而当ST非=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态这种情况被称为输入低电平有效，输出也为低电来有效的情况当ST非为0,且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志YEX非为0表明编码器处于工作状态，否则为1从功能表不难看出，输入优先级别的次序为7,6,……，0输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码例如5为0且优先级别比它高的输入6和输入7均为1时，输出代码为010,这就是优先编码器的工作原理

2.

2.3锁存器74LS279每片74LS279中包含四个独立的用与非门组成的基本RS触发器其中第一个和第三个触发器各有两个Rd输入端（S1和S3）,在任一输入端上加入低电平均能将触发器置1；每个触发器只有一个Rd输入端（R）isl匚1S2CIQE2RE2SC2QCGNDC图

（4）74LS279引脚图

2.

2.4计数器74LS19274LS192具有下述功能

①异步清零CR=1,Q3Q2QlQ0=0000

②异步置数CR=0,LD=0,Q3Q2Q1QO=D3D2D1DO

③保持CR=0,LD=1,CPU=CPD=1,Q3Q2Q1QO保持原态

④加计数CR=0,LD=1,CPU=CP,CPD=1,Q3Q2Q1加按加法规律计数

⑤减计数:CR=0,LD=1,CPU=1,CPD=CP,Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器CPU为加计数时钟输入端，CPD为减计数时钟输入端LD为预置输入控制端，异步预置CR为复位输入端，高电平有效，异步清除C0为进位输出1001状态后负脉冲输出12345678nnnnnnnn VCC4S4R4Q3S23S13R3Q。