采用自举升压结构设计双电压mosfet驱动电路

采用自举升压结构设计双电压mosfet驱动电路M0S管最显著的特性是开关特性好，所以被广泛应用在需要电壬开关的电路中，常见的如开关电源和马达驱动,也有照明调光现在的M0S驱动，有几个特别的需求,1,低压应用当使用5V电遮，这时候如果使用传统的图腾柱结构，由于三极管的be有

0.7V左右的压降，导致实际最终加在gate上的电压只有

4.3V这时候，O我们选用标称gate电压

4.5V的M0S管就存在一定的风险同样的问题也发生在使用3V或者其他低压电源的场合2,宽电压应用输入电压并不是一个固定值，它会随着时间或者其他因素而变动这个变动导致PWM电路提供给M0S管的驱动电压是不稳定的为了让M0S管在高gate电压下安全，很多M0S管内置了稳压管强行限制gate电压的幅值在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗同时，如果简单的用电阻分压的原理降低gate电压，就会出现输入电压比较高的时候，M0S管工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗3,双电压应用在一些控制电路中,逻辑部分使用典型的5V或者

3.3V数字电压，而功率部分使用12V甚至更高的电压两个电压采用共地方式连接这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的M0S管，同时高压侧的M0S管也同样会面对1和2中提到的问题在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的M0S驱动IC,似乎也没有包含gate电压限制的结构于是我设计了一个相对通用的电路来满足这三种需求电路图如下图1用于NM0S的驱动电路图2用于PM0S的驱动电路这里我只针对NMOS驱动电路做一个简单分析VI和Vh分别是低端和高端的电源，两个电压可以是相同的，但是VI不应该超过VhQ1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4不会同时导通R2和R3提供了PWM电压基准,通过改变这个基准，可以让电路工作在PWM信号波形比较陡直的位置Q3和Q4用来提供驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vee的压降，这个压降通常只有

0.3V左右，大大低于

0.7V的VeeR5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈，从而把gate电压限制在一个有限的数值这个数值可以通过R5和R6来调节最后，R1提供了对Q3和Q4的基极电通限制，R4提供了对MOS管的gate电流限制，也就是Q3和Q4的Ice的限制必要的时候可以在R4上面并联加速电容这个电路提供了如下的特性1,用低端电压和PWM驱动高端MOS管2,用小幅度的PWM信号驱动高gate电压需求的MOS管3,gate电压的峰值限制4,输入和输出的电流限制5,通过使用合适的电阻，可以达到很低的功耗6,PWM信号反相NMOS并不需要这个特性，可以通过前置一个反相器来解决在设计便携式设备和无线左显时，提高产品性能、延长电池工作时间是设计人员需要面对的两个问题DC人C转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电目前DC-DC转换器设计技术发展主要趋势有

（1）高频化技术随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善小功率DC-DC转换器的开关频率将上升到兆赫级

（2）低输出电压技术随着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求，这些技术的发展对电遮芯片电路的设计提出了更高的要求首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例,工作电压

2.

53.6V）,因此，电源芯片的工作电压较低〜MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC-DC甚片中多采用MOS管作为功率开关但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法这对于设计高工作频率DC-DC转换器开关管驱动电路的设计提出了更高的要求在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路这些电路能够在低于IV电压供电条件下正常工作，并且能够在负载电容12pF的条件下工作频率能够达到几十兆甚至上百兆赫兹〜本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型DC-DC转换器的驱动电路电路基于Samsung AHP615BiCMOS工艺设计并经过Hspice仿真验证，在供电电压

1.5V,负载电容为60pF时，工作频率能够达到5MHz以上自举升压电路自举升压电路的原理图如图1所示所谓的自举升压原理就是，在输入端IN输入一个方波信号，利用电容Cboot将A点电压抬升至高于VDD的电平，这样就可以在B端输出一个与输入信号反相，且高电平高于VDD的方波信号具体工作原理如下:当VIN为高电平时，NM0S管N1导通，PMOS管P1截止，C点电位为低电平同时N2导通，P2的栅极电位为低电平，则P2导通这就使得此时A点电位约为VDD,电容Cboot两端电压UC-VDD由于N3导通，P4截止，所以B点的电位为低电平这段时间称为预充电周期当VIN变为低电平时，NMOS管N1截止，PM0S管P1导通，C点电位为高电平，约为VDD同时N

2、N3截止，P3导通这使得P2的栅极电位升高，P2截止此时A点电位等于C点电位加上电容Cboot两端电压，约为2VDD而且P4导通，因此B点输出高电平，且高于VDD这段时间称为自举升压周期实际上，B点电位与负载电容和电容Cboot的大小有关，可以根据设计需要调整具体关系将在介绍电路具体设计时详细讨论在图2中给出了输入端IN电位与A、B两点电位关系的示意图驱动电路结构图3中给出了驱动电路的电路图驱动电路采用T拄m输出结构设计，上拉驱动管为NMOS管N

4、晶体管Q1和PM0S管P5下拉驱动管为NMOS管N5图中CL为负载电容，Cpar为B点的寄生电容虚线框内的电路为自举升压电路本驱动电路的设计思想是，利用自举升压结构将上拉驱动管N4的栅极B点电位抬升，使得UBVDD+VTH,则NMOS管N4工作在线性区，使得VDSN4大大减小，最终可以实现驱动输出高电平达到VDD而在输出低电平时，下拉驱动管本身就工作在线性区，可以保证输出低电平位GND因此无需增加自举电路也能达到设计要求考虑到此驱动电路应用于升压型DC-DC转换器的开关管驱动，负载电容CL很大，一般能达到几十皮法，还需要进一步增加输出电流能力，因此增加了晶体管Q1作为上拉驱动管这样在输入端由高电平变为低电平时，Q1导通，由N

4、Q1同时提供电流，OUT端电位迅速上升，当OUT端电位上升到VDD-VBE时，Q1截止，N4继续提供电流对负载电容充电，直到OUT端电压达到VDD在OUT端为高电平期间，A点电位会由于电容Cboot上的电荷泄漏等原因而下降这会使得B点电位下降，N4的导通性下降同时由于同样的原因，OUT端电位也会有所下降，使输出高电平不能保持在VDD为了防止这种现象的出现，又增加了PMOS管P5作为上拉驱动管，用来补充OUT端CL的泄漏电荷，维持OUT端在整个导通周期内为高电平驱动电路的传输特性瞬态响应在图4中给出其中a为上升沿瞬态响应，b为下降沿瞬态响应从图4中可以看出，驱动电路上升沿明显分为了三个部分，分别对应三个上拉驱动管起主导作用的时期1阶段为QI、N4共同作用，输出电压迅速抬升，2阶段为N4起主导作，使输出电平达到VDD,3阶段为P5起主导作用，维持输出高电平为VDD而且还可以缩短上升时间，下降时间满足工作频率在兆赫兹级以上的要求需要注意的问题及仿真结果电容Cboot的大小的确定Cboot的最小值可以按照以下方法确定在预充电周期内，电容Cboot上的电荷为VDDCboot o在A点的寄生电容计为CA上的电荷为VDDCA因此在预充电周期内，A点的总电荷为Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A}1B点电位为GND,因此在B点的寄生电容Cpar上的电荷为0在自举升压周期，为了使OUT端电压达到VDD,B点电位最低为VB=VDD+Vthno因此在B点的寄生电容Cpar上的电荷为Q_{B}=V_{DD}+V_{thn}Cpar2忽略MOS管P4源漏两端压降，此时Cboot上的电荷为VthnCboot,A点寄生电容CA的电荷为VDD+VthnCAA点的总电荷为QA2=V_{thn}C_{B00T}+V_{DD}+V_{thn}C_{A}3同时根据电荷守恒又有Q_{B}=Q_{A}-Q_{A2}4综合式⑴4可得〜C_{boot}=\frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+\frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=\frac{V_{B}}{v_{DD}-v_{thn}}Cpar+\frac{V_{thn}}{v_{DD}-v_{thn}}C_{A}5从式⑸中可以看出，Cboot随输入电压变小而变大，并且随B点电压VB变大而变大而B点电压直接影响N4的导通电阻，也就影响驱动电路的上升时间因此在实际设计时，Cboot的取值要大于式⑸的计算结果，这样可以提高B点电压，降低N4导通电阻，减小驱动电路的上升时间P

2、P4的尺寸问题将公式5重新整理后得V_{B}={V_{DD}-V_{thn}\frac{C_{boot}}{Cpar}-V_{thn}\frac{C_{A}}{Cpar}6从式6中可以看出在自举升压周期内，A、B两点的寄生电容使得B点电位降低在实际设计时为了得到合适的B点电位，除了增加Cboot大小外，要尽量减小A、B两点的寄生电容在设计时，预充电PM0S管P2的尺寸尽可能的取小，以减小寄生电容CA而对于B点的寄生电容Cpar来说，主要是上拉驱动管N4的栅极寄生电容，M0S管P

4、N3的源漏极寄生电容只占一小部分我们在前面的分析中忽略了P4的源漏电压，因此设计时就要尽量的加大P4的宽长比，使其在自举升压周期内的源漏电压很小可以忽略但是P4的尺寸以不能太大，要保证P4的源极寄生电容远远小于上拉驱动管N4的栅极寄生电容阱电位问题如图3所示，PM0S器件P

2、P

3、P4的N-well连接到了自举升压节点A上这样做的目的是，在自举升压周期内，防止他们的源/漏一阱结导通而且这还可以防止在源/漏一阱正偏时产生由寄生SRC引起的闩锁现象上拉驱动管N4的阱偏置电位要接到它的源极，最好不要直接接地这样做的目的是消除衬底偏置效应对N4的影响Hspice仿真验证结果驱动电路基于Samsung AHP615BiCMOS工艺设计并经过Hspice仿真验证在表1中给出了电路在不同工作电压、不同负载条件下的上升时间tr和下降时间起的仿真结果在图5中给了电路工作在输入电压L5V、工作频率为5MHz、负载电容60pF条件下的输出波形结合表1和图5可以看出，此驱动电路能够在工作电压为L5V,工作频率为5MHz,并且负载电容高达60pF的条件下正常工作它可以应用于低电压、高工作频率的DC-DC转换器中作为开关管的驱动电路结论本文采用自举升压电路，设计了一种BiCMOS Totem结构的驱动电路该电路基于Samsung AHP615BiCMOS X艺设计，可在L5V电压供电条件下正常工作，而且在负载电容为60pF的条件下，工作频率可达5MHz以上。