2025年计算机组成原理深度解析唐朔飞版逐章核心要点精讲

第一章知识总结

（一）计算机构成原理关注老式机器语言机-04-19马辉安阳师院mh器Ml和微程序机器M0,它们是实际机一种完整的计算机系统包括了硬件和器，所看到的机器功能与构造由硬件软件两个子系统电路直接实现硬件部分按冯诺依曼观点分为运算器、冯诺依曼有关计算机构造的观点控制器、存储器、输入设备和输出设

1、计算机由五大功能部件构成备五大功能部件它们之间用系统总

2、指令和数据均用二进制数表达，以线进行连接系统总线按传播内容分同等地位寄存于存储器中地址总线、数据总线和控制总线三类

3、存储器按地址进行访问

4、指令由操作码和地址码构成，操作软件部分包括系统软件和应用软件两码用来表达操作的性质，地址码用来类，它们一般使用机器语言、汇编语言表达操作数在存储器中的位置和高级语言三种计算机语言进行编写

5、指令在存储器内按次序寄存，一般由于机器硬件电路只能识别用

0、1编被次序执行，在特定条件下，可根据写成的机器语言程序，因此用汇编或运算成果或设定的条件变化执行次序高级语言编写的源程序在运行前需使

6、机器以运算器为中心，输入输出设用汇编程序、编译程序或解释程序进备与存储器间的数据传送通过运算器行翻译完毕软件的狭义观点是软件是人们编制的现代大部分机器仍采用“存储程序”具有各类特殊功能的程序，广义观点思想构建，仍属于冯诺依曼构造的计算是软件是程序以及开发、使用和维机护程序需要的所有文档经典的冯诺依曼计算机以运算器为中为了简化对复杂的计算机系统的理解，心，现代计算机转化为以存储器为中心对计算机系统进行了层次构造划分，一般分为微程序机器、老式机器语言现代计算机可认为由三大部分构成机器、操作系统虚拟机、汇报语言虚CPU（包括了运算器和控制器、及高速拟机、高级语言虚拟机等从不一样缓存）、I/O设备及主存储器CPU角度、层次理解机器的功能与使用措施，简化了需要掌握的知识内容

2、直接寻址指令地址字段给出的即是有效地址，EA=Ao虚拟机依赖于一定的系统软件，所体现出的具有某种构造、功能和使用措

3、隐含寻址指令代码中不明确表达施的计算机操作数地址，常隐含使用某个寄存器，该寄存器中为操作数据即EA=A+（IX）o

4、间接寻址指令代码的地址字段表特性

1、可扩大操作数的寻址范围（变明了操作数有效地址所在的存储单元，址寄存器的位数不小于形式地址EA二（A）一般系统只支持一次间接A的位数）

2、变址寄存器内容由顾客o寻址设定，在程序中可变

3、重要用于处理数组问题（通过循环，对一批数据

5、寄存器寻址指令地址字段给出寄一次一次作同样的处理）存器地址（编号），操作数据在该寄存器中，具有寻址快，缩短指令字长长处，在现代机器中使用很普遍

9、相对寻址有效地址是将程序计数器PC的内容与指令字中的形式地址相

6、寄存器间接寻址指令地址字段给加而成,即:EA=（PC）+Ao常用于转出寄存器地址（编号），但该寄存器移类指令，实现转移目的地址确实定，内为操作数有效地址EA=（R）第七此时，形式地址A部分又称位移量disp,o章知识总结

（三）可正可负，实目前目前指令周围的跳-05-17马辉安阳师院mh转

7、基址寻址有效地址等于指令字中的形式地址与基址寄存器中的内容相力口，即EA=A+（BR）o

10、堆栈寻址堆栈是先进后出的存储空间，只能从栈顶读写数据，而栈顶有些系统中设有专门的基址寄存器，使的地址保留在堆栈指针SP中，因此其用时反应出使用基址寻址即可；有些即是一种隐含寻址，又本质上可视为系统中没有专门的基址寄存器，使用寄存器间接寻址（SP为一种寄存器）中需明确指出用哪个通用寄存器作为基址寄存器堆栈寻址一要考虑按入出数据的大小特性

1、可扩大操作数的寻址范围（基对栈顶地址的修改量是多少，二要考虑址寄存器的位数不小于形式地址入出操作中对地址修改和数据读写的A的位数）

2、支持多道程序

3、详细次序基址寄存器内容由系统确定，不能由顾客修改

8、变址寻址有效地址等于指令字中的形式地址与变址寄存器的内容相加，某些复合寻址方式:基址加变址寻址:

8.11+A1安排时钟周期时，应考虑该时间先变址后间址IX段内能完毕各环节操作，应取90ns o先间址再变址2数据有关时，第2条指令的译码EA=BR+IXIX并取数ID操作应推迟到前一条指令相对间接寻址写完毕果WR再进行，因此是推迟2EA=A+A个时钟周期，即180ns才不发生错误3数据有关不推迟时，可采用定向EA=A+技术或有关专用通路技术实现RISC精简指令系记录算机EA=PC+

8.12CISC复杂指令系记录算机流水操作下，时钟周期应取10ns；在5段流水中完毕12条指令的执行，需要的时间是12+5-1X10ns=160nsoRISC机器的重要特点在非流水下，每条指令的执行用时为

1、选用使用频度高的简朴指令及有用10+8+10+10+7ns=45ns,完毕12且不复杂的指令，对复杂操作功能不条指令的执行需时为12X45ns=540nso设置对应的指令，通过简朴指令的组因此该流水线的加速比为合实现540/160=

3.

3752、指令长度固定，指令格式种类少，实际吞吐率为12/160ns=75MIPSo第寻址方式种类少，一般寻址简朴高效七章作业答案

3、CPU中设置较多通用寄存器-05-25马辉安阳师院mh

4、只有LOAD/STORE指令容许访存，其

7.16他指令的操作都在寄存器内完毕1由于指令系统完毕108种操作，

5、采用流水线技术，一种时钟周期可操作码位数固定，因此需要7位操作完毕一条指令码表达2=128108o由于具有六种寻

6、控制器采用组合逻辑控制址方式，安排寻址特性字段

7、重视程序编译中的优化处理的话，需要3位来辨别指令字长等于存储字长，都为16位，因此单字长一计算机执行程序所需的时间P=IXCX T;地址指令格式为其中I是程序编译后在机器上要运行的机器指令数；C为执行每条指令所需0P操作码字段，辨别108种操作,M的平均机器周期；T是每个机器周期的寻址特性字段，辨别6种寻址方式，执行时间A形式地址字段，给出寻址所需的形第八章作业答案-05-26马辉安阳师院mh式地址信息2该指令直接寻址下有效地址为6位，用单字长指令格式第六章作业答案一因此寻址范围为2，也即64字-04-17马辉安阳师院mh第六章布置了3一次间址下，寻找到的有效地址两次作业，第一次有关数据表达第一次P

2906.

9、

6.12等于存储字长，为16位，寻址范围为9题2$64K字多次间址下，为辨别找到的9BH转化为二进制形式10011011,是不是有效地址，需要占去存储字的最高1位为符号位高位，因此有效地址为15位，寻址范理解为原码，其对应真值为-0011011,围为T5=32K字即一27理解为补码，其对应真值为-no0101,即-1014立即数为6位，一般为补码表达理解为反码，其对应真值为-no0100,的有符号数，其范围为-32——+31即TOO但假如表达的为无符号立即数，其范理解为移码，其对应真值为+0011011,围为0——63o即+275相对寻址时，形式地址部分就是理解为无符号数，其对应真值为1001位移量，用补码表达，其范围为-1011,即15532——+31FFH转化为二进制形式H111111,最高1位为符号位6在上述六种寻址方式中，执行时间最短的为立即寻址，其不需要访存；最长的为间接寻址，执行中需要两次访存；相对寻址便于程序浮动；变址寻址适合于处理数组问题7寻址范围扩大到4M,需要地址位数为22位，可采用双字长指令格式此时，地址位数为6+16=22位8主存容量为4M义16位，访存地址需22位才能到主存任一位置转移指令常采用直接寻址或相对寻址跳转，直接寻址下可采用上述双字长指令格式；相对寻址下借助22位的PC,也能理解为原码，其对应真值为-1111111,1阶码、尾数均为原码，表达为即-1270011111010110100理解为补码，其对应真值为-0002阶码、尾数均为补码，表达0001,即-1为理解为反码，其对应真值为-0000000,0011110101001100即-03阶码为移码，尾数为补码，表达理解为移码，其对应真值为+1111111,为即+1271011110101001100理解为无符号数，其对应真值为第六章作业答案二11111111,即255-04-18马辉安阳师院mh12题第六章布置了两次作业，

7.375直接转化为二进制表达为第二次有关数据运算

111.011第二次P

2916.19；整数部分，小数部分分别转化，措施P

2926.27分别为除2取余和乘2取整向浮点表19题达转化为+

0.111011乘于32的+113次方A二-3/16阶码、尾数按规定补足位数为+

0.Ill0110000乘于2的+0011次转化为二进制为-

0.0011方补足位数为:-o.00110001阶码、尾数均为原码，表达其8位补码表达为11101000为B=9/320001101110110000转化为二进制为:+

0.010012阶码、尾数均为补码，表达补足位数为:+

0.0100100为其8位补码表达为001001000001101110110000采用双符号位补码计算3阶码为移码，尾数为补码，表达为】才二十汨%卜1001101110110000II-

86.5直接转化为二进制表达为-寸

0011010110.1|⑪9000I――笈沛凌向向浮点表达转化为-

0.10101101乘于2的+H17次方阶码、尾数按规定补足位数为成果不溢出成果符号位为00,-

0.1010110100乘于2的+0111次0001100A+B的补码为0方即+3/32A+B=+

0.0001100,4A=-87转化为二进制为-1010111其8位补码表达为10101001B=53转化为二进制为+110101补足位数为+0110101其8位补码表达为00110101-B的补码为11001011采用双符号位补码计算成果符号位为10,成果负溢出27题:

3.3125转化为二进制:+

11.0101向浮点表达转化为+

0.110101乘于2的+102次方补足位数为+

0.110101乘于2的+010次方阶码、尾数均用双符号补码表达为

00010001101016.125转化为二进制:+

110.001向浮点表达转化为+

0.110001乘于2的+113次方补足位数为+

0.noooi乘于2的+011次方阶码、尾数均用双符号补码表达为0001100110001计算成果补码表达为0010000100110即+

0.100110乘于2的4次方，为

9.5和主存合起来称主机（及电源、总线与ACC（或A、或AC）累加器I/O接口），I/O设备也称外设MQ乘商寄存器X操作数寄存器运算器的关键是算术逻辑单元ALU,控制器的关键是控制单元CU外存PC程序计数器，寄存欲执行指令的地（辅存）属于I/O设备址IR指令寄存器，寄存目前正执行的指令代码第一章知识总结

（二）CU控制单元，分析目前指令所需完毕-04-20马辉安阳师院mh的操作，并发出多种微操作命令序列，存储元件（或称存储基元、存储元）用以控制所有被控对象能寄存一位二进制代码“0”或“1”的电路机器字长CPU一次能处理数据的位数，存储单元包括若干存储元，可寄存一一般与CPU中的通用寄存器位数一致串二进制代码，一般对每一种存储单存储容量包括主存容量和辅存容量，元分派一种唯一的单元地址存储器能寄存二进制代码量的表达存储字一种存储单元中所寄存的二进可以用总位数表达，或用字节数表达，制代码内容主存更一般用单元数乘于存储字长表存储字长一种存储字二进制代码的位达数主频CPU工作所使用的时钟信号的频率主频取导为时钟周期，表达一种主存的工作方式就是按存储单元的地时钟信号持续的时间长度址号来实现对存储字各位的存（写入）、MIPS每秒钟执行多少百万条指令取（读出）这种存取方式称为按地（GIPS）址存取，即按地址访问存储器CPI执行一条指令所需的时钟周期个（访存）数MAR存储器地址寄存器，用来寄存欲FLOPS每秒浮点运算次数访问的存储单元的地址（MFLOPS或GFLOPS或TFLOPS）第二章知识总结MDR存储器数据寄存器，用来寄存从-04-21马辉安阳师院mh存储单元读出的代码或准备写入某存1946年，第一台电子数字计算机ENIAC储单元的代码，其位数与存储字长相诞生于美国宾夕法尼亚大学，等它采用电子管构造，使用十进制运算如若MAR为16位，MDR为32位，则配套存储容量为2的16次方乘于32位，初期计算机的更新换代集中体目前构即2Mb或256KB成计算机基本电路的元器件上，按此可ALU算术逻辑单元以把计算机发展分为第一代，电子-05-02马辉安阳师院mh管计算机；第二代，晶体管计算机；总线是连接多种部件的信息传播线，第三代，中小规模集成电路计算机；是各部件共享的传播介质第四代，大规模、超大规模集成电路在某一时刻，只容许有一种部件向总线计算机发送信息，理论上，容许多种部件同步从总线上接受相似的信息现代计算机作为一门独立学科迅猛发展，是由于微处理器的出现、软件技术从不一样角度可以有不一样的总线分的完善及应用范围的不停扩宽所带来类措施的必然成果按数据传送方式并行传播总线和串行传播总线1971年,美国Intel企业研制成世界上按总线使用范围计算机总线、测控总第一种4位的微处理器芯片4004线、网络通信总线按传播方向单向总线和双向总线按摩尔定律微芯片上集成的晶体管数目连接部件的不一样片内总线、系统每3年翻两番总线、通信总线微型计算机的发展在很大程度上取决片内总线为并行总线，该组线路可传于微处理器的发展，而微处理器的发展多种类型信息又依赖于芯片集成度和处理器主频的系统总线为并行总线，按传播信息的提高不一样，再分为数据总线、地址总线和控制总线三个构成部分计算机的应用通信总线越来越多用串行总线科学计算数据处理总线的使用要考虑如下总线特性机械计算机控制（工业控制、实时控制等）特性、电气特性、功能特性、时间特网络应用（电子商务、网络教育、电子性政务等）多媒体应用（电子动画、虚拟现实等）总线的性能指标最重要的是总线带宽（或叫总线数据传播率），单位时间内办公自动化总线上传播数据的位数，以每秒传播管理信息系统多少位或多少字节表达CAD/CAM/CIMS/CAI注意辨别MBps和Mbps人工智能（模式识别、语音识别、专关键原因一秒能传多少次，每次能传家系统、机器人、自然语言理解等）第多少位三章知识总结

（一）总线原则结束阶段ISA工业原则构造总线但对只有一种主设备的简朴系统，可只EISA扩充的工业原则构造总线需寻址和传数两个阶段VESA视频电子原则协会总线PCI外围部件互连总线总线通信控制重要处理通信双方怎样AGP加速图形端口总线获知传播开始和传播结束，以及通信双USB通用串行总线方怎样协调怎样配合一般用四种方PCI-Express总线式同步通信、异步通信、半同步通RS-232C总线信、分离式通信第三章知识总结

（二）-05-03马辉安阳师院mh同步通信通信双方由统一时标信号控总线主设备对总线有控制权的设备或制数据传送（按双方工作速度，确模块定一种时间原则，对双方动作的时间总线从设备没有总线控制权，只能响配合固定下来，什么时间就该干什么，应主设备发来的总线命令的设备或模完毕通信过程，理论上任何设备间都块可采用，一般用在速度较一致的设备理解间）

1、在有些系统中主设备、从设备不是固定的异步通信没有公共的时钟原则，容许

2、主设备不一定就是向总线发送数据双方速度不一致，采用应答信号（握信息的设备手信号）联络，决定双方的操作总线判优控制（总线仲裁）分派总线控制权，决定谁是主设备异步通信的应答方式按联络紧密程度判优控制分为集中式和分布式两大类分不互锁、半互锁和全互锁三种集中式细分为异步并行通信中有专门线路传播应答

1、链式查询需三根线完毕控制，信号，但异步串行通信中为传播应答信但优先级固定，对故障敏感号和信息，一般要约定传播字符格式，

2、计数器定期查询优先级灵活如1个起始位（低电平），5〜

3、独立祈求需2n根线完毕控制，速度最快8个数据位，1个奇偶校验位，1或

1.5或2个终止位（高电平）传送时起一般将完毕一次总线操作的时间称为始位背面紧跟的是传送字符的最低位总线周期，可分为4个阶段起始位至终止位构成一帧申请分派阶段；寻址阶段；传数阶段；（怎样懂得一种位传播时间？异步串CPU和主存构成了主机，主机外的行通信中也有时钟信号，一般用记够若大部分硬件设备都可称为外部设备，干时钟代表传一位的时间，但该时钟简称外设I/O设备大体可分为三类信号不用于决定传播的开始和结束）人机交互设备、计算机信息的存储设备、机-机通信设备其中人机交互设异步串行通信的数据传送速率用波特备可分为输入设备和输出设备两种率来衡量常见的输入设备有键盘、鼠标、触摸波特率单位时间内传送的二进制数据屏等；常见的输出设备有显示屏、打的位数，单位为bps印机等比特率单位时间内传送的二进制有效数据的位数，单位为bps显示屏按显示屏件划分，有阴极射第五章知识总结

（一）线管CRT显示屏、液晶LCD显示屏、等离子PD显示屏及发光二极管LED显Sfj-06-12马辉安阳师院mh示屏等辨别率和灰度等级（或颜色现代计算机可认为由三大部分构数）是显示屏的两个重要技术指标，成除CPU和主存储器外，尚有输入输辨别率是指显示屏面能表达的像素点出模块，又称I/O系统I/O系统由数，灰度等级是指显示像素点相对亮I/O软件和I/O硬件两部分构成，其中暗的级差I/O软件由I/O指令或通道指令编写，具有

①将顾客编制的程序（或数据）为使人眼能看到稳定的图像，显示输入主机内

②将运算成果输送给顾屏需进行刷新，一般刷新频率要不小客

③实现输入输出系统与主机工作于30次/秒为进行刷新操作，需由的协调等作用；而I/O硬件在带有接刷新存储器（帧存储器或视频存储器）口的I/O系统中包括接口模块及I/O保留目前一屏信息内容，其容量与辨设备两大部分别率和灰度等级（或颜色数）有关，其带宽或存取周期要满足刷新规定I/O设备与主机的联络方式包括

1、I/O设备编址方式

2、设备寻址计算机处理中文需考虑输入码、内

3、传送方式（并行传送、串行传送）码和字形码三个问题输入码常从音、

4、联络方式（立即响形两个角度考虑；内码用两个字节表达一种中文，其来源于中文记录、排应、异步应答、同步联络）

5、连接序的区位码；字形码（字模码）用点方式（辐射式、总线式）等问题其阵或矢量曲线表达中文字形，最小中中编址方式分统一编址（不需设置专文点阵为16X16,在单色显示下该点阵门的I/O指令）和不统一编址（需设一种中文字形码需32B置专用的I/O指令）两种O国标码=区位码+H机内码二国标码+8080H计算机在执行程序的过程中，当出（区位码区号在前，位号在后，从现异常状况或特殊祈求时，计算机停16区即10H区开始表达中文，共1-94区，止现行程序的运行，转向对这些异常1-94位）状况或特殊祈求的处理，处理结束后再返回到现行程序的间断处，继续执I/O接口是指主机与I/O设备间设行原程序，这就是“中断”置的一种硬件电路及其对应的软件控制，其作用有设备选择、数据缓冲、中断接口电路部分数据格式转换、电平转换、接受控制中断祈求触发器INTR当设备准备命令、发送设备状态等端口是指接就绪，准备向CPU提出中断祈求时，口电路中的某些寄存器，按寄存信息对INTR置“1”，表达向CPU提祈求可分为数据端口、控制端口和状态端中断源能向CPU提出中断祈求的设口等I/O接口的分类并行和串行接备或事件统称为中断源（分内中断和口、可编程和不可编程接口、通用和外中断两类，外中断多为硬件设备中专用接口等断）中断优先级当多种中断源同步向CPU提出祈求时，CPU只能按其性第五章知识总结

（二）质进行排队处理，即不一样中断源间分派了不一样的处理优先次序就I/OSfj-06-13马辉安阳师院mh中断而言，速度越高的设备优先级越程序查询方式是指由CPU通过执行高中断屏蔽触发器MASK可通过对程序不停查询I/O设备与否已做好准其置“1”，表达屏蔽封锁掉某中断源备，从而控制I/O设备与主机互换信的祈求信号息该方式中，只要一启动I/O设备，CPU响应中断祈求后，要暂停现行CPU便不停查询I/O设备的准备状况，程序，转去执行该设备的中断服务程从而终止了原程序的执行当I/O设备序每个服务程序均有一种入口地址，准备就绪后，CPU要执行I/OCPU必须找到该入口地址（查找读写指令完毕数据传播，也不能执行原程序使CPU和I/O设备处在串行工措施有硬件法和软件法）硬件向量法作状态，CPU的效率不高通过向量地址来寻址设备的中断服务程序入口地址，而向量地址由硬件电路产生程序中断方式指CPU启动I/O设备后，不查询设备与否已准备就绪，继I/O中断处理过程续执行自身程序，只是当I/O设备准CPU响应中断的条件

1、设备准备备就绪并向CPU发送中断祈求后才予就绪

2、设备未被屏蔽

3、设备的以响应，提高了CPU的工作效率中断祈求信号进入CPU,且CPU内中断容许触发器EINT为中”能响应中断DMA（直接存储器存取）方式

4、在一条指令执行结束时刻响应中断设置一种硬件设备（叫DMA接口或中断处理过程中断祈求、中断判DMA控制器）管理高速外设与主存之间优、中断响应、中断服务、中断返回的一批信息互换过程（程序中断的每次中断传播均有额外的保留现场、恢中断服务程序复现场等操作，减少了CPU效率DMA四大环节保护现场、中断服务、的每次传播不需CPU干预，只需DMA恢复现场、中断返回控制器占用总线一种存取周期，CPU执CPU决定响应中断后，进入中断周行效率更高）期，该阶段操作有保留断点（PC值，原程序中该执行的指令地址），关中DMA接口与CPU共用主存，为有效断（设中断容许触发器EINT=“0”）,分时使用，DMA可采用

1、停止CPU访鉴别中断源，确定中断服务程序入口问主存

2、周期挪用（窃取）地址并送PC（系统电路自动完毕该周

3、DMA与CPU交替访问其中周期窃取期操作，又被称为中断隐指令）为经典的DMA方式，当出现同步祈求保护现场指保留通用寄存器和状访存冲突时，DMA操作优先态寄存器的内容，常压入堆栈保留恢复现场是从堆栈弹出恢复这些寄存器DMA工作过程

1、预处理（通过中内容中断返回是取回原PC值，以便断方式祈求CPU对DMA接口进行初始继续执行原程序设置）

2、数据传送（DMA接口控制完毕每次准备好数据的互换）

3、后多重中断（中断嵌套）在中断事处理（通过中断方式祈求CPU做某些件处理中，有更高级别中断祈求出现，DMA的结束工作）此时停止现行中断服务程序执DMA方式与程序中断比较行，优先完毕更高级别中断事件处理

1、数据传送程序中断靠程序，DMA单重中断系统中服务程序流程为保靠硬件护现场（中断周期内已关中断）、设

2、响应时间程序中断在一条指令备服务、恢复现场、开中断、中断返执行结束时，DMA在一种存取周期结束回多重中断服务程序流程为保护时现场、开中断、设备服务、关中断、

3、程序中断有处理异常的能力，恢复现场、开中断、中断返回（原DMA无因是现场的保留和恢复不容许被打

4、程序中断要保护现场，DMA不用断）

5、DMA的优先级比程序中断高第七章知识总结

（一）功能，只阐明把操作码向后扩展）-05-05马辉安阳师院mh扩展设计的另一种原则是尽量安排使指令表达让计算机实现某种操作的命用频度高的指令占用短的操作码，这令（机器硬件电路能直接理解的是二样可缩短指令译码时间进制表达的机器指令，有时人们书写为助记符表达的汇编指令）在可变设计中可随指令地址码的减少操作码长度固定便于设计指令译码电扩展操作码，在扩展中注意对较短操作路，长度可变便于安排指令包括的信息码要留下扩展标志代码（不表达操作（指令长度不变多表达指令，或加紧指令译码执行，但译码电路会复杂化）指令系统一台计算机能理解的所有机位数其取决于操作码的长度，操作器指令的集合（不一样机器有不一样数地址的长度和操作数地址的个数的指令系统）（分指令字长固定的计算机和指令字长可变的计算机，可变时一般为字节倍数）指令基本格式由操作码和地址码两部分构成操作码用来指明该指令所要完毕的操作地址码用来指出该机器中常见的操作数类型有地址、数字、指令的源操作数的地址、成果的地址字符、逻辑数据等，在使用中考虑它及下一条指令的地址们在存储器中的寄存方式，包括寄存的次序问题和对准边界问题寄存次序分大端次序和小端次序（数据的高操作码分固定长度设计和可变长度设位部分在地址大的字节中寄存，低位计，一般k位的操作码有（2的k次方）部分寄存在地址小的字节中）第七个代码，最多表达（2的k次方）条指章知识总结

（二）令；-05-16马辉安阳师院mh操作数类型及指令按地址码部分的地址个数可分为其存储四地址指令、三地址指令、二地址指存储器分按字寻址的和按字节寻址的令、一地址指令和零地址指令两种状况，按字寻址时一种字空间分派（目前基本不使用四地址指令，而一一种地址（字的位数可为16或32,这地址指令也可表达对两个数据进行运就是一种最小寻址单位）；按字节寻算）址时每个字节分派一种地址，但操作数也许要占几种字节，因此里面也有字的概念，也能按字访问几种字节空指令字长一条机器指令具有的二进制间（2个或4个字节）此时，一般用该字包括的几种字节对应地址中的最数据寻址措施较多，为辨别指令中采用小字节地址值作为字地址的寻址方式，一指令字中设置一寻址特性字段二指令操作码隐含阐数据存储的对准和次序问题都是对字明该用何种寻址方式节寻址的系统存在，以4个字节构成一种字为例（字地址为4的倍数值）指令代码中地址字段表达的地址称为对准边界寄存时，单字节的信息可寄形式地址，记作A；操作数的真实地址存到任意地址的一种字节中；两字节称为有效地址，记作EA不一样的寻的一种信息必须从半字起点址方式，从A得到EA的措施不一样（偶地址）寄存；4字节一种字长的信

1、立即寻址指令地址字段给出了操息从字起点（4的倍数地址）寄存作数据，该数据称为立即数操作类型（Simm）,常采用补码表达有符号数据，一般机器中必须要有数据传送类、算术其位数决定了表达数据的范围运算类、逻辑运算类，移位类，转移类、输入输出类等指令，其中数据传送类指令对状态位没有影响，算术运算类指令对状态位均有影响，逻辑运算类指令对成果为零状态位有影响，移位类指令对进位状态位有影响寻址方式确定本条指令的数据地址及下一条将要执行的指令地址的措施它可分为指令寻址和数据寻址两大类，并直接影响指令格式和指令功能指令寻址比较简朴，分为次序寻址和跳跃寻址两种现代机器中次序寻址依赖于PC实现，每次使用PC的值取指后其值次序递增，使得接下来能取下一条指令跳跃寻址通过转移类指令实现，其常用的详细寻址措施有直接寻址和相对寻址（对应称为绝对跳转和相对跳转），理论上也可用间接寻址或寄存器间接寻址实现。