2025年计算机体系结构核心概念与深入解析

第一课时、指令分为操作码和地址码，操作码指明了操作类型，地址码指明了对哪两个数进行操作

1、的时钟频率也即是的主频2CPU CPU计算机系统构造概念性构造和功能特性是指硬件子系统的概念性构造和功能特性由指令系统所3规定的所有属性，因此也称指令集体系构造重要研究计算机系统软件和硬件的功能分派，以及怎样最佳地实现分派给硬件的功能例如指令系统中与否包括乘法指令？、计算机组织4也称计算机构成计算机重要部件的类型、数量、构成方式、控制方式和信息流动方式以及互相连接而构成的而系统重要研究数据和指令的组织，数据的存取、传送和加工处理数据流和指令流的控制方式基本运算的算法例如怎样实现乘法指令？计算机实现5计算机功能的物理实现、加法指令执行速度6由于加法指令能反应乘除等运算，而其他指令的执行时间也大体与加法指令相称、7CPI,执行一条指令所需时钟周期数，是主频的倒数、等效指令速度法8存储器不仅能寄存数据，并且也能寄存指令，两者在形式上没有区别，但计算机应能辨别数据还是指9令有时我们说某个特定的功能是由硬件实现的，但并不是说不要编写程序，如乘法功能可由乘法器这10个硬件实现，但要启动这个硬件（乘法器）工作，必须先执行程序中的乘法指令指令译码器是译指令的操作码11而是在读出之前就懂得将要读的信息是数据还是指令了在计算机领域中，站在某一类顾客的角度，假如感觉不到某个事物或属性的存在，即“看”不到某12个事物或属性，则称为“对顾客而言，某个事物或属性是透明的”XXXX程序控制器（）是执行指令的机器13PC机器字长14定义为中在同一时间内一次可以处理的二进制数的位数，实际上就是中数据通路的位数CPU CPU浮点运算器的数据通路要宽得多15因此一般把定点运算器的数据通路宽度定为机器字长由于机器字长与内存单元的地址位数有关，16而地址计算是在定点运算器中进行的、一种字的宽度并不等于机器字长在系列中，一种字的宽度为位1780x

8616、“存储单元”18指存储器中具有相似地址的若干个存储元件（或称存储元、存储基元、记忆单元）构成的一种存储单元中的二进制代码，其宽度等于一种编址单位的长度，可以是位、位、位等目前，大多数计81632算机是按字节编址的，即每一种字节（位）有一种地址，编址单位就是一种字节，因此一种存储单8元的宽度（位数）是位由此可见，一种数据8（如位整数、位浮点数或位浮点数等）也许占多种存储单元一次从存储器读323264出或写入的信息也也许有多种存储单元“指令字长”19指指令的位数有定长指令字机器和不定长指令字机器定长指令字机器中所有指令的位数是相似的，目前定长指令字大多是位指令字不定长指令字机器的指令有长有短，但每条指令的长度一般32都是的倍数因此，一种指令字在存储器中寄存时，也许占用多种存储单元；从存储器读出并通过8总线传播时，也许分多次进行，也也许一次读多条指令为存储器地址寄存器是主存和之间的接口20MAR CPU按字节编址的，也即每一种字节（位）有一种地址编址单位就是一种字节因此一种存储单218元的宽度（位数）是位8存储元件22又叫存储元，或存储基元，记忆单元二进制并不符合人们的习惯，不过计算机内部仍采用二进制来表达信息的原因是由于二进制有23如下的长处两个状态易物理实现，运算规则简朴工作可靠0/1也即；非常像语言中的异或运算符！！！1+1=0,0+0=01+0=1,0+1=1C计算机由逻辑电路构成的，逻辑电路一般只有两个状态，例如开关的接通与断开，晶体管的饱和与截止电压电平的高与低简化运算二进制运算法则简朴求积运算法则只有三个也即1*0=00*0=0二进制数的运算；0-0=01-1=00-1=11-0=1逻辑运算0|0=00|1=11|0=11|1=1发现数的进制与数组有相似之算术运算会发生进位和借位，而逻辑运算则按位独立进行！处，178=1*102+7*lOM*10°,而除取余，直到商为然后倒排！！！20,数组中的元素也是从开始的！十进制小数化为二进制小数规则乘取整，直到小数部分为然后顺排！20,为何需要八进制？由于使用进制太长了，而使用八进制保持了二进制数的体现特点2将一种十逃制的多位数转化为二进制假如需饕计算多次的2题以金转优为十於遴觎°级后熹缝傀为之避蠲同一微/一群二避制M H帽保的遹“痛他巡画吸舞檎其辍他为■遴制然斶郦防傀为十送制9原码、反码和补码:矢量图只记录线段的两端，所用的字节就少多了，不过格式不一样，需要转换！位图声音是一种持续变化的模拟量对声音信号按固定的时间进行采样从而把它变成数字量第三章系统总线能像访问主存同样访问输入输出模块！给出输入输出模块地址和控制信息在CPU某些状况下模块和主存之间可以直接互换数据I/O控制器要DMA给出所访问的主存单元的地址在某些状况下模块和主存之间可以直接I/O互换数据模块（如控制器）要能对主存给出读/写控制信息I/O DMA控制器直接存储器访问DMA输入输出模块有两种数据，一种是内部数据（送来的），另一种是外部数据（键盘、CPU鼠标送来的）只能取指令，而不能送出指令！CPU模块将中断祈求信号送I/O CPU部件与部件之间的信息互换我们把连接各部件的通路的集合称为互连构造，互连构造有分散构造和总线构造.内部总线指芯片内部连接各元件的总线例如CPU芯片内部，在各个寄存器、ALU、指令部件等各元件之间有总线相连2:系统总线指连接CPU、存储器和各种I/O模块等主要部件的总线又称板级总线或板间总线它包括局部总线、处理器-主存总线、高速I/O总线、扩充I/O总线等通信总线这类总线用于主机和设备之间或计算机系统之间的3:I/O通信地址总线地址线给出源数据或目的数据所在的主存单元或端口的地址地址线的宽度反应最大的寻I/O址空间不过也有些总线没有单独的地址线，地址信息通过数据线来传送，这种状况称为数据/地址复用一条总线时钟用于总线同步复位初始化所有设备总线祈求表明发出该祈求信号的设备要使用总线总线容许表明接受到该容许信号的设备可以使用总线中断回答表明某个中断祈求已被接受存储器读从指定的主存单元中读数据到数据总线上存储器写将数据总线上的数据写到指定的主存单元中读从指定的端口中读数据到数据总线上I/O I/O写将数据总线上的数据写到指定的端口中I/O I/O传播确认表达数据已被接受或已被送到总线上串行总线:定义在数据线上按位串行进行传播,因此只需一根数据线，1长处线路成本低,适合于远距离数据传播2用途重要用于连接慢速设备,但近年也出现了中高速串行总线如可传播多媒体信3P1394,息波特率每秒钟通过信道传播的码元数.也称码元传播速率，单位为位/秒b/s衡量并行总线速度的指标是最大数据传播率或称带宽MB/S突发式数据传送模式字和字之间是串行的，不过每个字的各个位之间又是并行的总线的特性:

一、物理机械特性连线类型电缆式、主板式、底板式1连线数量串行和并行2

二、电气特性总线的每一条信号线的信号传递方向、信号的有效电平范围信号方向数据为双向、地址为单（同）向、控制为单（异）向

三、功能特性总线中每根传播线的功能

四、时间特性总线中任一根传播线在什么时间内有效，以及每根线产生的信号之间的时序关系总线宽度数据线的宽度（位位位…）18/16/32信号线类型专用信号线/复用信号线2仲裁措施集中式裁决/分布式裁决3定期方式同步通信/异步通信（一种设备在使用总线同另一种设备通信的过程中，是采用同4步传播的方式，还是异步传播的方式事务类型总线所支持的多种数据传播类型和其他总线操作类型5总线带宽（总线宽度/最大数据传播率）每秒钟在总线上能传播的最大字节数6例总线工作频率为，总线宽度为位，则总线带宽为33MHz32132MB/s.为何制定总线原则？便于机器的扩充和新设备的添加.有了总线原则，底板式总线和总线一般是原则总线I/O

一、总线，又叫总线（工业原则构造）ISA|AT⑴支持地址空间、主存地址空间的寻址，支持级硬中断、级通道64KI/O16M157DMA⑶支持种总线事务类型存储器读、存储器写、读、写、中断响应、响应、存储8I/O I/O DMA器刷新、总线仲裁（）是一种简朴的多主控总线3（）数据线与地址线是分离的4（）时钟频率为二数号线宽度为位最逑雪勺好为58MHz1616MB/S

二、（）总线EISA ExtendedlndustrialStanderdArchitecture、地址线的宽度为位，因此寻址能力达即或控制器等这些主存控制设备132232CPU DMA（简称主控设备）可以对范围的主存地址空间进行访问数据线与地址线也是分离的、4G2数据线宽度为位，总线频率此最大数据传播率为

328.33MHz,33MB/s三（）总线PCI PeripheralComponentlnterconnect、总线频率数据线宽度也为位，不过可以扩充到位133MHz,

3264、支持并发工作（桥提供数据缓冲，并使总线独立于）系统中的高速设备挂接在2PCI CPUPCI总线上，而低速设备仍然通过、等这些低速总线支持ISA EISAI/O分为两种配置的单处理器系统1PQ总线构造单总线构造1初期计算机采用的、主存与模块之间的传送都通过一组总线进行和国产CPU I/O PDP-11机采用该构造DJS183所有传送都共享一组总线，总线成为整个系统的瓶颈性能下降的原因总线上连接的设备越多，传播延迟就会越大1总线上挂接大量高速设备后，单一总线无法满足系统规定2双总线构造2不分层次，多加一条与主存之间的总线，形成以主存储器为中心的双总线构造也即系a CPU统总线、主存总线将从单总线上分离出来，集中由管理将原先的单总线提成主存总线和总线，b I/O IOPI/O形成两级双总线构造输入输出处理器IOP也即主存总线、总线I/O三总线构造3不分层次a在以主存为中心的双总线构造中，将和主存从系统总线上分离开来，将原先的系统总线提I/O成主存总线和总线而在主存和高速的磁盘等设备之间引入一种专门的总线，形成三I/O DMA总线构造也即主存总线、总线和总线I/O DMA分层次b将设备-主存间的通信与处理器的活动隔离开来和主存之间的通信要通过I/O CPU cache也即局部总线和主存总线主存和、扩展总线接口扩展总线设备和扩CPUcachecache I/O展总线接口局部总线和主存总线是通过来联络的，主存总线和扩展总线是通过扩展总线接口来联络cache的和主存要互换信息则CPU、四总线构造包括桥它连接了三个总线包括局部总线，主存总线和高速总线4cache而高速总线和扩展总线是通过扩展总线接口来连接的也即局部总线、主存总线高速总线和扩展总线总线判优控制和总线通信控制

一、总线判优控制（总线裁决）当多种设备需要使用总线进行通信时，采用某种方略选择一种设备使用总线

二、总线通信控制（总线定期）获得了总线控制权的设备怎样控制总线进行总线操作？也即怎样定义总线事务中的每一步何时开始、何时结束？这就是总线通信的定期问题

三、怎样进行总线判优控制？在总线中引入一种或多种总线主控设备、主控设备能发起总线祈求并控制总线（如处理器，有些输入输出模块如）、1DMA2从设备只能响应从主控设备发来的总线命令（如主存、有些输入输出模块）运用总线裁决决定哪个总线主控设备将在下次得到总线使用权只有具有总线使用权的主控设备才能控制总线四・怎样进行总线裁决？

①总线裁决有两种方式集中式和分布式集中式将控制逻辑做在一种专门的总线控制器或总线裁决器中，通过将所有的总线祈求集中起来运用一种特定的裁决算法进行裁决分布式没有专门的总线控制器，其控制逻辑分散在各个部件或设备中

②总线祈求信号总线祈求线和总线许可线总线祈求信号线专用/信号线复用（如用数据线进行总线祈求，这种状况下，总线裁决和数据传播不能重叠进行）

①简朴，只需几根线就能按一定优先次序实现总线裁决

②易扩充设备缺陷

①不能保证公正性，即低优先级祈求也许永远得不到容许

②对电路故障敏感，即设备故障会影响到背面设备的操作

④花链的使用限制了总线速度计数器定期查询方式长处

①灵活，设备优先级通过设置不一样的计数初始值来变化（若每次初值皆为则固定；0,若每次初值总是刚获得总线使用权的设备，则是平等的循环优先级方式）

②对电路故障不如菊花链查询那样敏感缺陷

①增长一组设备线

②总线设备控制逻辑变复杂（需对设备号进行译码比较等）独立祈求方式基本思想每个设备均有一对总线祈求线和总线容许线各个设备独立祈求总线，当BRi BGio某个设备规定使用总线时，就通过对应的总线祈求线将祈求信号送到总线控制器总线控制器中有一种判优电路，可根据各个设备的优先级确定选择哪个设备使用总线控制器可以给各个祈求线以固定的优先级，也可以设置可编程的优先级长处

①响应速度快

②假如是可编程的总线控制器，则优先级可灵活设置缺陷控制逻辑复杂，控制线数量多（若表达容许挂接的最大设备数，则菊花链方式只需两根裁决线，计数查询方式大体需用n根裁决线，而独立祈求方式则需用根裁决线）Iog2n2n裁决算法由总线控制器中的硬件实现，可采用固定的并行判优算法、平等的循环菊花链算法、动态优先级算法（如近来至少用算法、先来先服务算法）等控制总线的作用提供定期信号、操作命令和祈求/回答信号等总线完毕一次传播，分四个阶段总线裁决决定哪个主控设备使用总线1寻址阶段主控设备送出要访问的主存或设备的地址，同步送出有关命令（读或写等），启动2从设备数据传播阶段主、从设备间进行数据互换3结束阶段有关信息在总线上撤销，让出总线使用权4总线通信控制的目的处理主、从设备怎样获知传播开始和传播结束，以及通信双方怎样协调进行数据通信有四种通信方式分别是同步、异步、半同步、分离式通信一同步通信控制控制线中有一种时钟信号线，挂接在总线上的所有设备都从这个公共的时钟线上获得定期信号，一定频率的时钟信号定义了等间隔的时间段，这个固定的时间段为一种时钟周期，也称总线周期每种总线操作均有一种确定的通信协议（规定在每个时钟周期内互换哪些信息）例如，在处理器•主存总线上执行存储器读操作，其协议为在第个时钟周期发送地址和存1储器读命令，然后存储器被规定在第个时钟将数据放到总线上5•长处速度快，并且接口逻辑很少（由于协议简朴）缺陷:

①总线上的每个设备必须以同样的时钟速率进行工作

②由于时钟偏移问题，同步总线不能很长.二异步通信控制只有当双方都同意时，发送者或接受者才会进入到下一步，协议通过一对附加的“握手”信号线（、）来实现Ready Ack非互锁只管发短信，也不管对方与否收到半互锁全互锁三半同步通信控制四分离式通信控制存取时间（存储器数据寄存器）MDA存取周期连读两次访问存储器所需的最小时间间隔，它应等于存取时间加上下一存TMC,取开始前所规定的附加时间R=W/TMC。