2023年计算机组成原理知识点总结

一.计算机硬件系统构成的基本概念.规定考生理解计算机系统的层次构造1第一级微程序机器级（微指令系统）微指令由硬件直接执行第二级老式机器级（机器语言）它用微程序解释机器指令系统第三级操作系统级用机器语言程序解释作业控制语句第四级汇编语言机器级用汇编程序翻译成机器语言程序第五级高级语言机器级用汇编程序翻译成汇编程序或直接翻译成机器语言.规定考生掌握计算机硬件系统的构成2区重要功能室读取并执行指令，在执行指令过程中，它向系统中各个部件发出控制

1.CPU CPUJ信息，搜集各部件的状态信息，与各部件互换数据信息由运算部件，寄存器组，控制器构成CPU.存储器存储器用来存储信息，包括程序、数据、文档2分为主存（内存）、外存、高速缓存（）三级存储器Cache.输入/输出设备

3.总线总线是一组能为多种不见分时共享的信息传送线4系统总线可分为地址总线、数据总线、控制总线.接口:为了将原则日勺系统总线与各具特色日勺设备连接起来，需要在总线与设备之间设5I/O I/O置某些部件，它们具有缓冲，转换，连接等功能，这些部件称为接口I/O.冯诺依曼机的要素3冯诺依曼体制的重要思想包括:异同点进行比较.存储子系统的层次构造1为处理存储系统的三个重要的规定一容量、速度及价格之间日勺矛盾，首先提高工艺水平，另首先采用存储器分层构造；迅速小容量的存储器与慢速大容量的存储器合理地搭配组织，以提供应顾客足够大容量和较快的访问速度主存存储层次和主存-辅存存储层次的异同点进行比较

2.Cache-出发点相似两者都是为了提高存储系统的性能价格比而构造的层次性存储体系，都力图使存储

1.系统的性能靠近高级缓存，而价格靠近低速存储器.原理相似都是李永乐程序运行时的局部性原理把近来常用区信息块相对较慢，而大容量的存2I储器调入相对高速而小容量的存储器主存和主存.辅存这个存储层次有如下四个不一样点Cache-目的不一样重要处理主存与的速度差异问题；而虚存就性能价格比的提高而言重

1.Cache CPU I要是处理存储容量的问题此外还包括存储管理、主存分派和存储保护等方面.数据通路不一样与和主存之间均有直接访问通路，不命中时可以直接访问2CPU CacheCache主存；而虚存中，辅存与之间不存在直接的数据通路，当主存不命中时只能通过调进处理，CPU I即把要用的程序从辅存调进主存CPU.透明性不一样的管理完全由硬件完毕，对系统程序和应用程序均透明；而虚存管理由软3Cache件操作系统和硬件共同完毕，对系统程序不透明，对应于程序透明段式和段页式管理队应用程序“半透明”.未命中时的损失不一样，由于主存的存取时间是的存取时间欧倍，而辅存的存取时4Cache|5~10I间一般是主存时存取时间的上千倍，故主存未命中时系统日勺性能损失要远不小于未命中时%Cache I损失.规定考生理解静态存储器和动态存储器存储信息的原理,理解半导体存储器的分类、磁表面2存储器的存储原理及常用磁记录编码方式半导体存储器的分类静态存储器和动态存储器L从集成短路类型划分双极型和型MOS静态存储器

1.静态存储器依托双稳态触发器的两个稳定状态保留信息没个双稳态电路可以存储一位二进制代码或一块存储芯片上包括许多种这样的双稳态电路双稳态电路是有源器件，需要电源才能工作1,只要电源正常，就能长期稳定日勺保留信息，因此称为静态存储器如坚决电，信息将会失去，属于挥发性存储器，或称易失性动态存储器

2.动态存储器是依托电容上的存储电荷暂存信息，存储单元的基本工作方式是通过管称为J MOS控制管向电容充电或放电，充有电荷状态为放电后状态为1,

0..磁表面存储器3磁记录原理在塑料或金属盘基上涂敷或镀上一层磁性材.料，运用磁性材料在外加磁场消失后仍具有两个稳定的剩磁状态的原理，用这两个稳定的剩磁状态来表达二进制信息或从而记录二进制1,信息磁记录编码方式归零制，不归零制，调相制，调频制，改善型调频制，群码制.1,规定考生掌握半导体存储器的逻辑设计方式、动态存储器的刷新原理、差错控制编码（奇偶3校验码、海明码、循环冗余码）.规定考生理解磁盘信息分布和寻址信息、磁盘重要性能指标（速度、容量）

4.规定考生理解.主存地址映射方式（直接映射、全相联、组相联）,并可以进行地址变5Cache换计算子系统及输入输出设备I/O.规定考生掌握总线定义,理解总线分类及常用总线原则

1.总线是计算机各部件之间进行信息传播日勺公共信号线，具有分时、共享的特点

1.总线的分类2从功能分类局部总线和系统总线之分，或者内总线和外总线按数据传送格式分并行总线和串行总线准时序控制方式分同步总线和异步总线.总线的原则:3I机械构造规范一一确定模块尺寸、总线插头、边缘连接器插座等规格及位置功能规范一一确定总线每根线（引脚）信号名称和功能，对它们互相作用的协议（如定期关系）进行阐明电气规范一一规定总线每根线其信号工作室日勺有效高下电平、动态转换时间、负载能力、各电路性能的额定值及最大值总线、总线、总线、局部总线、总线、总线、总线、ISA EISAMCA VESAPCI AGPUSB Alpha总线、局部总线、总线、、总线总线定义总线是连接多种部EV6PCI-X NGIO IEEE1394Future I/O件的信息传播线，是各部件共享的传播介质I分类片内总线、系统总线、通信总线系统总线定义系统总线是指主存、设备各大部件之间日勺信息传播线CPU I/O分类数据总线、地址总线、控制总线总线原则可视为系统与各模块、模块与模块之间的一种互连的原则界面总线、总线、总线、总线、总线（并行通信总线又称总线）、ISA EISAPCI RS-232c IEEE-488GP-IP总线USB.规定考生掌握程序查询、中断、传送方式的基本概念及各自优缺陷和合用场所2DMA⑴程序查询方式其特点是主机与串行工作启动后，时刻查询与否准备好，若设I/O CPU I/O I/O备准备就绪，便转入处理与主机传送信息的程序；若设备未做好准备，则反复查询，CPU I/O CPU“跨步等待直到准备就绪为止这种方式效率很低I/O CPU⑵程序中断方式其特点是主机与并行工作启动后，不必时刻查询与否准备好，I/O CPUI/O I/O而是继续执行程序当准备就绪时，向发出中断祈求信号，在合适日勺时候响应I/O CPU CPUI/O日勺中断祈求，暂停现行程序为服务这种方式消除了“跨步”现象，提高了欧效率I/O CPUI（）方式其特点是主机与并行工作，主存与之间有一条直接数据通路启动后不3DMA I/O I/O CPU必查询与否准备好，当准备就绪后发出祈求，此时不直接参与和主存间的信息I/O I/O DMA CPUI/O互换，只是把外部总线（地址线、数据线及有关控制线）的使用权临时教育仍然可以完毕DMA,CPU自身内部时操作（如加法、移位等），故不必中断现行程序，秩序暂停一种存取周期访存（即周期挪用），的效率更高CPU程序查询方式一般合用于低速外围设备中断方式常用于打印机输出、键盘输入等还合用于实时控制和紧急事件的处理方式常用与读/写磁盘、读/写磁带等DMA.规定考生理解程序传送方式及接口构成3程序查询方式、程序中断方式、方式DMA程序查询方式接口重要由数据缓冲器、命令/状态寄存器程序中断方式接口重要由接口寄存器、命令字寄存器、状态字寄存器、数据缓冲寄存器、其他控制逻辑、中断控制器接口重要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA DMA控制逻辑等构成.规定考生理解中断的全过程（祈求、判优、响应、处理、返回）,及中断响应的必要条件4⑴中断祈求本阶段保留外部设备的中断祈求并进行优先级排队所需硬件中断屏蔽触发器、中断判优逻辑等中断祈求信号线的传送方式独立祈求信号线方式、公共祈求信号线方式、二维构造方式和兼有公共与独立祈求线方式中断判优方式软件查询方式、并行排队逻辑、链式优先排队线路、二维构造优先排队线路和采用中断控制器的优先逻辑⑵中断响应阶段本阶段完毕由本来执行主程序的状态转入中断服务程序的准备工作中断响CPU应条件有中断祈求、该祈求未被屏蔽、处在开中断状态、目前中断源的优先权足够高、目前CPU指令执行结束（非停机指令）完毕动作关中断、保留断点、硬件产生中断向量地址并送至、转入中断服务层序等，上述动作PC由中断隐指令完毕⑶中断处理阶段本阶段完毕中断处理工作，即执行中断服务程序多重中断假如在执行中断服务程序的过程中，又出现了新的中断祈求，并且这个新的中断祈CPU求级别比目前正站在服务的祈求级别高，此时在此中断现行的中断服务程序，转去处理新的中CPU断祈求，这种中断称为多重中断为实现多重中断，需设置中断祈求触发器、中断屏蔽触发器、判优逻辑、向量地址形成部件、中断标志触发器、中断容许触发器、堆栈及中断查询信号电路等⑷中断放回阶段本阶段完毕从中断服务程序返回到本来执行时主程序的工作中断服务程序的I最终一条指令一般是中断返回指令，该指令将保留在堆栈中日勺断点内容装入根据内容PC,CPU PC取出下一条指令即为主程序日勺对应指令响应中断日勺条件⑴有中断祈求信号发生，如或IREQ INTn⑵该中断祈求未被屏蔽

（3）CPU处在开中断状态，即中断容许触发器T/EN=1（或中断容许标志位IF=l）o⑷没有更重要日勺事件要处理（如因故障引起内部中毒那，或是其优先权高于程序中断的祈求DMA等）⑸刚刚执行口勺指令不是停机指令CPU⑹在一条指令结束时响应（由于程序中断的过程是程序切换过程，显然不能在一条指令执行日勺中间就切换）,规定考生理解传播的三个阶段及与中断的关系5DMA初始化阶段lDMA对控制器进行初始化，设置读/写命令、设置要读/写日勺数据块内存的起始地址、设置传CPU DMA送字节计数器、启动DMA传播阶段2DMA外设准备接受或发送数据时，向主机发祈求；在目前机器周期结束后响应当祈求并让出总DMACPU线控制权；控制器接管总线，发送主存地址、读/写命令；传送一种字节数据，主存地址加DMA1,字节计数器减判断数据传播与否完毕，若字节计数器为则本次完毕，否则传送继续1;0,DMA结束阶段3DMA控制器向主机发出中断祈求，汇报结束主机响应勺中断祈求后，所后执行的中断服务DMA DMAH程序完毕操作的后处理，包括校验送入内存储器的数据与否对的，决定与否继续使用方DMA DMA式传送数据还是结束传送，测试传送过程中与否发生错误.采用二进制代码形式表达信息（数据和指令）；1,采用存储程序的工作方式（诺依曼思想关键概念）；

2.计算机硬件系统由五大部件（存储器、运算器、控制器，输入设备和输出设备）构成老式欧3I诺依曼机采用串行处理的工作机制，即逐条执行指令序列要想提高计算机的性能,其主线方向之一是采用并行处理机制,存储程序的工作原理4存储程序包括三点事先编制程序，先存储程序，自动、持续地执行程序根据求解问题事先编制程序L.事先将程序存入计算机中

2.计算机自纵、持续地执行程序

3.规定考生理解信息的数字化表达所需的重要环节及长处5在物理上轻易实现信息的表达与存储L.考干扰能力强，可靠性高

2.数值的表达范围大，表达精度高

3.可表达的信息类型极广

4.能用数字逻辑技术进行信息处理

5.规定考生理解计算机系统的重要性能指标

6.基本字长指参与一次定点运算的操作数的位数基本字长影响计算精度，硬件成本，甚至指令1系统勺功能H.运算速度2主频与时钟频率主频是计算机震汤器输出日勺脉冲序列的频率；两个相邻日勺脉冲之

1.CPU CPU间日勺间隔时间即是一种时钟周期吞吐量信息流入，处理和流出系统的速率重要取决于主存的存取周期

2.,响应时间从提交到该作业得到响应所经历的时间响应时间越短，吞吐量越大3CPU.1执行一条指令所需要日勺时钟周期数每秒平均执行的指令条数每秒执行百万条

4.CPI IPSMIPS指令条数每秒执行的浮点运算次数每秒执行百万次浮点运算

5.FLP0S MFLOPS.数据通路宽度与数据传播率指数据总线一次能并行传送日勺数据位数3数据传播率数据总线每秒传送的数据量，也称数据总线附带宽数据传播率=总线数据通路带宽总线时钟频率X/8Bps二.计算机中的信息表达.规定考生纯熟掌握进位计数制、机器数原码、补码、移码以及定点和浮点数表达措施

1.规定考生掌握指令格式及可扩展操作码指令系统的设计措施2指令中基本信息分两部分操作码和地址码按照地址构造可分为三地址指令、二地址指令、一地址指令、零地址指令.规定考生纯熟掌握常见的寻址方式并可以对的的计算操作数地址、掌握外设端口编制方式单3独编制、统一编制常见的寻址方式立即寻址，直接寻址，间接寻址，变址类,立即寻址:

1.直接寻址助记符（）两点局限性2A,•寄存器寻址也是一种直接寻址，两个长处

3.间接寻址助记符@4,寄存器间接寻址助记符（）两个明显欧长处5R0,I）自增型寄存器间址（）1R+）自减型寄存器间址（）

2.R.变址寻址

6.基址寻址

7.基址加变址方式8外围设备单独编址为各接口中的有关寄存器分派一种端口地址，即编址到寄存器一级各I/OI/O台设备有自己的接口，一种接口可以占有若干个端口地址，各接口所占有的端口地址数目可以不I/一样系统软件对各端口地址进行分派在常见的微型计算机中通过地址总线低位（或低位）816提供端口地址,最多可有种（或种）编址,对于一般微机系统足够只要送出某个端口地I/O25664K址，就能懂得选中了拿一种接口中勺哪一种寄存器，也就懂得了选中了哪一台设备H外围设备与主存统一编址即将接口中的有关寄存器与主存储器的各单元统一编址，为它们分派I/O统一的总线地址将寻址空间分为两部分，大部分为主存，小部分留给接口寄存器I/O.规定考生理解常见指令类型,理解和两种指令集的各自特点4RISC CISC指令类型:按格式分双操作数指令，单操作数指令，零操作数指令L.按操作数寻址方式如将指令系统分为型，型号2IBM370RR RX.按指令功能分数据传送类指令，算/逻运算类指令、程序控制类指令，指令3I/O复杂指令集计算机复杂时（多、大、不固定联络到一起）CISC Complex精简指令集计算机（注意寄存器多）RISC重要特点RISC简化的指令系统指令条数较少，寻址方式比较简朴，且采用定长指令字L I.以寄存器■寄存器方式工作除了指令访问内存外，其他指令只访问寄存器,以缩4LOAD/STORE短指令长度、提高指令译码和执行速度,采用流水工作方式，绝大多数指令为单周期指令

3.采用组合逻辑控制器，不用或少用微程控

4.采用软件手段优化编译技术，生成优化的机器指令代码5I伴随技术日勺进步，和技术也在互相吸取长处，例如中也采用了流水线，技术的融RISC CISCCISC合带来了计算机系统性能的提高重要特点（对应背诵）CISC RISC指令系统复杂庞大，指令数目一般多大条

1.200〜

300.指令长度不固定，指令格式种类多，寻址方式种类多

2.可以访存的指令不受限制3J.由于时程序使用其日勺指令，由于个指令使用频率差距太大480%20%CISC.多种指令执行时间相差很大，大多数指令需要多种周期完毕

5.控制器大多数采用微程序控制

6.难以用优化编译生成高效目的代码程序7I三.子系统CPU规定考生纯熟掌握定点数的思则运算措施（原码一位乘,补码一位乘,原码加减交替除法,补码

1.加减交替除法）的算法、运算规则、掌握溢出的判断措施.规定考生理解浮点数四则运算流程并可以对的实现计算,掌握浮点数对阶及规格化的含义2,规定考生理解的逻辑构成及内部的数据通路构造，理解同步控制和异步控制时含义3CPU CPU及应用场所一般包括运算部件，寄存器组，微命令产生部件，时序系统等重要部件，由内部总线

1.CPU CPU将他们连接起来，实现他们之间的信息互换内部数据通路

2.CPU）单组内总线，分立寄存器构造1在内部构造比较简朴的中，只设置一组单向数据传送总线，用来实现内日勺部件到J CPU CPU AIAJ各个寄存器的数据传播；分立寄存器中日勺个寄存器均有自己的独立输入/输出端口各寄存器能从内总线接受数据，不过不能向上发送数据，而是通过多路选择器与相连ALU特点是数据传送的控制变得比较简朴、集中缺陷是分立寄存器所需元器件和连接线多，不利于集成度提高）单组内总线、集成寄存器构造2为提高寄存器日勺集成度，采用小型半导体告诉随机存储器实现寄存器组，一种存储单元相称于一种寄存器，存储单元口勺位数即寄存器的字长内部采用双向数据总线连接与寄存器组，CPU ALU寄存器组通过暂存器与输入端相连与寄存器间、寄存器和寄存器间的数据传播都可以在ALU ALU这组内总线上进行，简化了内部数据通路构造多组内总线构造3在高性能内部，往往设置多组内总线，如程序总线、地址总线、数据总线等，在指令队列、控CPU制存储器、多运算部件、地址运算部件、片内指令及数据等各类部件之间建立高速物理连接，Cache传送指令、地址和信息.同步控制方式3所谓同步控制方式，就是系统由一种统一的时钟，所有的控制信号均来自这个统一的时钟信号根I据指令周期、周期和节拍周期的长度固定与否，同步控制方式又可以分为如下三种CPU.指令周期所有日勺指令执行时间都相等若指令的繁简差异较大，则规定统一日勺指令周期,无1疑会导致太多的时间挥霍，因此定长指令周期很少被采用I.定长周期各周期都相等，一般都等于内存的存取周期，而指令周期不固定，等于整2CPU CPUI数个周期CPU.变长周期，定长时钟周期3CPU指令周期时长度不固定，并且时周期也不固定，具有时钟周期数根据需要而定，与内存存取周CPU期没有固定关系这种方式根据指令的详细规定和执行环节，确定安排哪几种周期以及每个CPUCPU周期中安排多少个时钟周期，不会导致时间挥霍，但时序系统的控制比较复杂，要根据不一样状况确定每个周期勺时钟周期数CPU H内部操作均采用同步控制，其原因是同一芯片的材料相似，工作速度相似，片内传播线短，又CPU有共同的脉冲源，采用同步控制是理所当然口勺重要特点时钟周期作为基本的时序单位，一旦确定，便固定不变长处时序关系简朴，时序划分规整，控制部复杂，控制部件在构造上易于集中，设计以便重要在内部，其他部件（如主存，外设）内部广泛采用同步控制方式CPU在系统总线上，假如各个部件，设备之间的传送距离不太长，工作速率日勺差异不太大，或者传送所需时间比较固定，也广泛采用同步控制方式异步控制方式4异步控制方式中没有统一欧时钟信号，各部件按自身固有的）速度工作，通过应答方式进行联络，I比同步控制复杂内部采用同步方式，与内存和设备之间日勺操作采用异步方式，这就带来了一种同步方CPUCPUI/O式和异步方式怎样过度、怎样衔接欧问题处理的措施是采用这两者这种的方案，即联合控制方式I重要特点在异步控制所波及的操作范围内，没有统一的之中周期划分和同步定期脉冲长处时间安排紧凑、合理，能按不一样部件、不一样设备的实际需要分派时间，其缺陷是控制比较复杂很少用于内部，用他来控制某些场所下的系统总线操作CPU.规定考生掌握指令执行的流程（寄存器传播级微操作序列）,理解微操作时间表（微命令序列）4,规定考生理解组合逻辑控制器的基本思想、逻辑构成、优缺陷5组合逻辑控制器又称为硬联线控制器，是初期计算机的一种设计措施它将控制部件看做产生专门固定期序控制信号日勺逻辑电路，以使用至少的元件和获得最高操作速度作为设计月日勺每个微命令日勺产生都需要逻辑条件和时间条件，将条件作为输入，微命令作为输出，它们之间日勺关系用逻辑体现式来表达，用组合逻辑电路实现每组微命令需要一组逻辑电路，全机所有微命令所需的逻辑电路就构成了微命令发生器执行指令时，由组合逻辑电路（微命令发生器）在对应时间发出所需的微命令，控制有关操作这种产生微命令勺方式就是组合逻辑控制方式形成逻辑电路H前，一般还使逻辑体现式尽量简朴，减少微命令发生器所用元器件数和逻辑门区级数，提高产生微I命令的速度在控制器制造完毕后，这些逻辑电路间的连接关系就固定下来，不易改动，因而组合逻辑控制器又称为硬联线控制器缺陷设计不规整，并且不易修改或扩展.规定考生理解微程序控制器的基本思想、逻辑构成、优缺陷6微程序控制器的关键内容是将机器指令的操作（从指令到执行）分解为若干更基本叫微操作序列，I并将有关的控制信息（微命令）以微码的形式编成微指令输入控制存储器中每条机器指令往往提成几步执行，将每一步操作所需的若干微命令以代码形式编写在一条微指令中,若干条微指令构成一段微程序，对应一条机器指令取出微指令就产生微命令，实现机器指令所规定时信息传送与加工微程序控制器的关键部件是存储微程序的控制存储器，一般由只读存储器构成，而时出现I EPROM为修改微程序提供了也许四.存储子系统，.规定考生理解存储子系统的层次构造,能对.主存存储层次和主存辅存Cache存储层次的。