还剩36页未读，继续阅读
本资源只提供10页预览，全部文档请下载后查看！喜欢就下载吧，查找使用更方便
文本内容:
模电数电题模拟电路面试题集锦
2023、基尔霍夫定理的内容是什么？1基尔霍夫定律包括电流定律和电压定律电流定律:在集总电路中，任何时刻，对任一节点,所有流出节点的支路电流的代数和恒等于零电压定律:在集总电路中，任何时刻,沿任一回路，所有支路电压的代数和恒等于零、描述反馈电路的概念，列举他们的应用2反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去反馈的类型有电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈负反馈的长处减少放大器的增益敏捷度，变化输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调整作用电压负反馈的特点电路的输出电压趋向于维持恒定电流负反馈的特点:电路时输出电流趋向于维持恒定、有源滤波器和无源滤波器的区别3无源滤波器:这种电路重要有无源元件、和构成R LC有源滤波器:集成运放和、构成，具有不用电感、体积小、重量轻等长处R C、和日勺实现各有哪些措施？（仕兰微电子）33DAC ADC、电路构成、工作原理（未知）34A/D、实际工作所需要日勺某些技术知识（面试轻易问到）如电路的低功耗，稳定,35高速怎样做到，调运放，布版图注意的地方等等，一般会针对简历上你所写做过欧东西详细问，肯定会问得很细（因此别把什么都写上，精通之类的词也别用太多了），I这个东西各个人就不一样样了，不好说什么了（未知）哪几种三点式振荡电路，分别画出其原理图（仕兰微电子）、是什么，什么参数（压控振荡器？）（华为面试题）、锁相环有哪几部26VCO27A分构成？（仕兰微电子）、锁相环电路构成，振荡器（例如用触发器怎样搭）（未知）、求锁相28D2%环日勺输出频率，给了一种锁相环日勺构造图（未知）、假如企业做高频电子30的也许还要知识，调频，鉴频鉴相之类，不一一列举（未知）J,RF、一电源和一段传播线相连（长度为传播时间为）画出终端处波形，考虑传31L,T,播线无损耗给出电源电压波形图，规定绘制终端波形图（未知）微波电321路的匹配电阻（未知）、和的）实现各有哪些措施？（仕兰微电子）、电路构成、工33D ACADC34A/DA作原理（未知）、实际工作所需要日勺某些技术知识（面试轻易问到）如电路的低功耗，稳定,35高速怎样做到，调运放，布版图注意的地方等等，一般会针对简历上你所写做过日勺东西详细问，肯定会问得很细（因此别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样样了，不好说什么了（未知）A［转载］数字电路面试题集锦2023A
1、什么是同步逻辑和异步逻辑，同步电路和异步电路的区别是什么？同步逻辑是时钟之间有固定的因果关系异步逻辑是各时钟之间没有固定日勺因果关系A A电路设计可分类为同步电路和异步电路设计同步电路运用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊H勺开始〃和完毕〃信号使之同步由于异步电路具有下列长处一无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性■一因此近年来对异步电路研究增长迅速，论文刊登数以倍增，而Intel Pentium4处理器设计，也开始采用异步电路设计v异步电路重要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生日勺毛刺一般是可以监控的同步电路是由时序电路（寄存器和多种触发器）和组合逻辑电路构成的电路，其所有操作都是在A严格日勺时钟控制下完毕时这些时序电路共享同一种时钟C LK,而所有时状态变化都是在时钟的上升沿（或下降沿）完毕的Jo、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定2的因果关系异步逻辑是各时钟之间没有固定日勺因果关系、什么是“线与逻辑，要实现它，在硬件特性上有什么详细规定？（汉王3笔试）线与逻辑是两个输出信号相连可以实现与的功能在硬件上，要用A门来实现，由于不用门也许使灌电流过大，而烧坏逻辑门同步在0C0C输出端口应加一种上拉电阻、什么是和时间？（汉王笔试）4Setup Holdup
2、建立时间（setup ti me）是指在触发器的时钟信号上升沿到来此前，数据稳定不变口勺时间，假如建立时间不够，数据将不能在这个时钟上升沿被打入触发器;保持时间（h1d lime）是指在触发器H勺时钟信号上升沿到来后来，数据稳定不变的时间，假如保和时间，区别.（南山之桥）s etuph o I dup持时间不够，数据同样不能被打入触发器执、佻、解释和的定义和在时钟信号延迟时日勺变化s etup time ho1d tim e（未知）、解释和画图阐明，并阐明处理措74set u p hold time violation,施（威盛VIA上海笔试试题）是测试芯片对输入信号和时钟信号之S e t up/hold t i meA间日勺时间规定建立时间是指触发器及时钟信号上升沿到来此前，数据I稳定不变日勺时间输入信号应提前时钟上升沿（如上升沿有效）时间抵T达芯片，这个就是建立时间如不满足这个数据T-Setup time.se tu time,P就不能被这一时钟打入触发器，只有在下一种时钟上升沿，数据才能被打入触发器保持时间是指触发器的时钟信号上升沿到来后来，数据稳定不变的时间假如不够,数据同样不能被打入触发器建立时间hold timeA（）和保持时间（）建立时间是指在时钟边缘前，数据Setup Time Hold time信号需要保持不变的时间保持时间是指时钟跳变边缘后数据信号需要保持不变的时间假如不满足建立和保持时间日勺话，那么将不能对日DFF勺地采样到数据，将会出现的状况假如数据信号在时钟metas t a bility沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量、说说对数字逻辑中的竞争和冒险的理解,并举例阐明竞争和冒险怎样消除8（仕兰微电子）、什么是竞争与冒险现象？怎样判断？怎样消除？（汉王笔试）在组合逻9辑中，由于门的输入信号通路中通过了不一样改延时，导致抵达该门的I I时间不一致叫竞争产生毛刺叫冒险假如布尔式中有相反日勺信号则也许产生竞争和冒险现象处理措施一是添加布尔式的消去项，二是在芯片外部加电容、你懂得那些常用逻辑电平？与电平可以直接互连吗？（汉10T T L COMS王笔试）常用逻辑电平；和不可以12V,5V,
3.3V TTL CMOSA直接互连，由于是在之间，而则是有在的有在的TT LCMOS12V5V输出接到是可以直接互连接到需要在输出端口CMOS TTLTTLCMOS加一上拉电阻接到或者、怎样处理亚稳态（飞利浦-大唐5V12V11A笔试）亚稳态是指触发器无法在某个规定期间段内到达一种可确认欧状态当一I种触发器进入亚稳态时，既无法预测该单元的输出电平,也无法预测何时A输出才能稳定在某个对时的电平从上在这个稳定期间,触发器输出某些中间级电平，或者也许处在振荡状态，并且这种无用时输出电平可以沿信A号通道上的各个触发器级联式传播下去、设计中同步复位与异步12ICA复位的区别（南山之桥）加、与状态机的特性J1MOORE MEELEY（南山之桥）、多时域设计中，怎样处理信号跨时域（南山之桥）
14、给了日勺时间，求中间组合逻辑的范围15reg se t up,hold Id elay（飞利浦-大唐笔试）、时钟周期为触发器时建立时间Delayperiod-setup-hoi da16T,D1最大为最小为组合逻辑电路最大延T1max,T1m i no迟为最小为问，触发器曰勺建立时间和保持时间T2max,T2min D2T3应满足什么条件（华为）A、给出某个一般时序电路的图,有尚有17Tse tup,Tdelay,Tck-q,c1o的写出决ck lde1ay,定最大时钟的原因，同步给出体现式（威盛上海笔试试VIA
2023.
11.06题）、说说静态、动态时序模拟的优缺陷（威盛上海18J VIA
2023.
11.06笔试试题）、一种四级的其中第二级信号为关键信号怎样改善（威19Mux,timing盛上海笔试试题）、给出一种门级的图，又给了各个门的传播延时，问关键途径是什么，20J还问给出输入，使得输出依赖于关键途径（未知）、逻辑方面数字电路的卡诺图化A21简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等（未知）、卡诺图写出逻辑体现使（威盛上海笔试试22VIA
2023.
11.
06、化简的和23FA,B,C,D=1111,3,4,5,10,11,12,13,14,15（威盛）、424pleas e show theCMO S i nverterschm at i c1ayout an5（d itscr o ss sectio n withP-awel1process.PI oti t s t ran sf e r cur v e V）o u t-Vin Andalso exp1ain theope rat io n regi onof PMOS and NMOS for each s egmen t o ft he（威transfer curve盛笔试题）、c ir c uitde s i g n-b eiji ng—2a5To designa CM0S i n vert or wit h balanee ri s e andfa1I time,pl e as edefinet hera tionof channel widtho fPMOS an dNMOSand expla in、为何一种原则欧倒相器中管的宽长比要比管的宽长比大？（仕26I PI N兰微电子）用管搭出一种二输入与非门（扬智电子笔试）、27M m os2A8pie a sed rawthe tra n sistor1e vel schemat i c of ac mos2in pu tANDg ate and（explain whi chinput hasfaster responsefor output r isi ng edge.1ess）（威盛笔试题）delay at imec ircu it design-beijin g—
03.
11.
09、画出的符号，真值表，尚有的29NOT,NAN D,NOR transis torI evel I电路（笔试）In f i n e on画出的图，画出（威盛30CMOS Ito w-to—one muxgate VI A上海笔试试题）、用一种二选一和一种实现异或
2023.
11.061mux inv（飞利浦-大唐笔试）、画出的电路图（科广试题）32Y=A”*B+C Jcmos、用逻辑们和电路实现（飞利浦-大唐笔试）张、画出33emos ab+cd3电路的晶体管级电路图，实现（）（仕兰微电子）CMOS Y=A*B+C D+E、运用选实现（）5（未知）3341F x,y,z=xz+yzo、给一种体现式用至少数量的与非门实现36f=xxxx”+x xxx+xx xxx+xx xx I（实际上就是化简）、给出一种简朴於由多种构成欧原理图，根据输入37I NOT,NAND,NOR I波形画出各点波形（笔试）从、为了实现逻辑（）^Inf ineon38A XOR BOR（）请选用如下逻辑中的一种，并阐明为什么？）））C AND D,1INV2AND3A）））答案:（未知）用与非门等设计全OR4NAND5NOR6XOR NAND3^9,加法器（华为）、给出两个门电路让你分析异同（华为）
40、用简朴电路实现，当为输入时，输出波形为…（仕兰微电子）41A B42M进行投票，多数服从少数，输出是（也就是假如A,B,C,D,E FA,B,中的个数比多，那么输出为否则为），用与非门实现，C,D,E10F1,F输入数目没有限制（未知）、用波形表达触发器的功能（扬智电子笔试）43D、用传播门和倒向器搭一种边缘触发器（扬智电子笔试）、用逻4445A辑们画出触发器（威盛上海笔试试题）、画出勺构造图，D446DFFH用实现之（威盛）verilog、画出一种的锁存器的电路图和版图（未知）47CMOS D、触发器和锁存器的区别（新太硬件面试）48DD、简述和£甲（时异同（未知）、和日勺概念49la1241^50LATCH DFF和区别（未知）、与的区别，为何目前多用451lat c h r e gister Jr egister.行为级描述中怎样产生日勺（南山之桥）、用触发器做个latch45A2D二分颦的电路.又问什么是状态图（华为）、请画出用触发器实现倍分频的逻辑电路（汉王笔试）53D
2、怎样用触发器、与或非门构成二分频电路？（东信笔试）54D、（）55How ma nyflip-flop cir cu itsare ne ed edto di vide by16In tel分频？
16、用和设计一种位加法器，输入和56fi1p-flop logic-ga t e1car ry i n输出current—st age,和（未知）、用触发器做个进制日勺计carryout nex t—st ag e.87D4数（华为）、实现位（南山之桥）58N Jo h n sonCou n t er,N=
5、用你熟悉的设计方式设计一种可预置初值的进制循环计数器进制597,15的呢？（仕兰I微电子）、数字电路设计当然必问如设计计数器（未60Veril g/VHDL,A知）、赋值的区别（南山之桥）、61BLOCK ING NONBLOCKING624写异步触发器的（扬智电子笔试）D veri1g module（）module df f8clk,reset,d,q;i nput c1k;；in pu tr e set;ainp ut[7:0]d output[7:0]q;r eg
[70]q;A（）alwa ys@pose dge c Ik or posedge r eset（）if r esetq=0;；else4q=dendmodule、用触发器实现倍分频的描述？（汉王笔试）63D2Ver ilog（）modul ediv id e2c Ik,cl ko,reset;a inputcIk,reset;a o ut putc1k_o;；wire inr ego ut;alwa ys@p osedgeelk or posed ge resetifrese tout=0;els e out v=in;A；ass ign in=~out;a ass ignclk_o=ou tendmodule、可编程逻辑器件在现代电子设计中越来越重要，请问你所懂得欧64a I可编程逻辑器件有哪些？试用或、描述位b VHDLVERILOG ABL E8A触发器逻辑汉王笔试DPAL,PLD,CPLD,FPGAo；module df f8clk,reset,d,qi nput elk;^input reset;i nputd;ou tput q;reg q;总al ways@posedge cIk orpose dgereset i f reset；q=0a e1se q=d;e ndmodule集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用但集成运放带宽有限，因此目前的有源滤波电路的工作频率难以做得很高I数字电路、同步电路和异步电路的区别是什么？1I同步电路:存储电路中所有触发器的时钟输入端都接同一种时钟脉冲源，因而所有触发器的状态的变化都与所加时时钟脉冲信号同步异步电路:电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连,I这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时I I钟脉冲同步、什么是“线与逻辑，要实现它，在硬件特性上有什么详细规定？2将两个门电路的输出端并联以实现与逻辑的功能成为线与I在硬件上，要用门来实现，同步在输出端口加一种上拉电阻0C由于不用门也许使灌电流过大，而烧坏逻辑门0C、解释和画图阐明，并阐明处理措施（威3setup hoId timev io1a tion,盛上海笔试试题）VIA
2023.
11.06是测试芯片对输入信号和时钟信号之间曰勺时间规定建Setu p/holdti me立时间是指触发器日勺时钟信号上升沿到来此前，数据稳定不变的时间输入信号应提前时钟上升沿（如上升沿有效）时间抵达芯片，这个就是建立时间T T、请用描述四位的全加法器、分频电路（仕兰微电子）佻、用65HD L56或写一段代码，实现进制计数器（未知）、用VERILOG VHDL10674或写一段代码，实现消除一种（未知）、一VERILOG VHDLg litch68o A种状态机的题目用实现（不过这个状态机画的实在比较差,很轻易误verilog解日勺）（威盛上海笔试试题）VIA
2023.
11.
06、描述一种交通信号灯的设计（仕兰微电子）
69、画状态机，接受分钱的卖报机，每份报纸分钱（扬智电子笔701,2,55试）、设计一种自动售货机系统，卖水的只能投进三种硬币,要7A1soda J,对时日勺找回钱数（）画出（有限状态机）；（）用编程，语法要符合1fsm2veril og fp ga设计的规定（未知）、设计一种自动饮料售卖机，饮料分钱,硬币有472105分和分两种，并考虑找零（）画出（有限状态机）；（）用101fsm2verilogA编程，语法要符合设计的规定；（）设计
④工程中可使用的工具及fpg aI3设计大体过程（未知）、画出可以检测串的状态图，并实现之（威盛）7310010I verilog、用实现日勺序列检测模块（南山之桥）74FSM101101为输入端，为输出端，假如持续输入为则输出为否则a ba1101b1,为例如0o aA请画出请用描述其b:4state machine;RTL state machin（未知）e o、用检测中的特定字符串（分状态用状态机写）75ve r ilo g/v ddlstream（飞利浦一大唐笔试）、用写一种控制器（包括空，满,半满信号）（飞利76ve ri Iog/vhdl fif浦一大唐笔试）、既有一顾客需要一种集成电路产品，规定该产品可以实现如下功能:77其中,为位二进制整数输入信号为二进制小数输出，规定y=lnx,x4yA保留两位小数电源电压为假3~5V设企业接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程（仕兰微电子）A、及的区别？（新太硬件面试）、给出78sr a m,falsh memory,dram I7%单管的|原理图（西电版《数字电子技术基础》作者杨颂华、冯毛官DRAM页图），问你有什么措施提高总共有个2059—14b refre sh time,5A问题，记不起来了（减少温度，增大电容存储容量）（笔试）Inf inenA、80Pleas ed raw sche mati c of acommo nSRAMce IIwit h6tra nsistor s,p ointout awhich no des cans tored ataand（威盛笔试题whi chnode isword1ine cont ro1c ircui t design-beijing-
03.
11.09名词a名词81sram,ss ram,s dramIRQ,BIOS,USB,VHDL,S DRIRQ InterruptReQ u est aBI0S:Ba sic InputOutp ut Syst emUSB:U nive rsalSeri aI BusVHDL:VHIC Ha rdwareD es criptionLa n gua ge aSDR:Si ngleData压控振荡器的英文缩写（）Rate VCOA动态随机存储器的英文缩写（）DRAM名词解释,无聊的外文缩写罢了，例如、、、、I PCIECC DDRinterrupt,p ipeline（压控振荡器）（动态随机存储a IRQ,BIOS,USB,VHDL,VLSI VCORAM器）,（离散傅立叶变换）或者是中FIR HRDFTA文的，例如量化误差直方图白平衡a.b.c.A设计基础（流程、工艺、版图、器件）、我们企IC1a业的产品是集成电路，请描述一下你对集成电路的认识，列举某些与集成电路有关的内容（如讲清晰模拟、数字、双极型、、、、CMOS MCURISC Cl、、、等的概念）（仕兰微面试题目）SC DSPAS ICFPGAA、和的概念，他们的区别（未知）2FPGA AS IC答案:是可编程FPGA ASI Co专用集成电路，它是面向专门用途的电路，专门为一种顾客设计和制ASIC造日勺根据一个顾客的特定规定，能以低研制成本，短、交货周期供货的全定制，半定制集成电路与门阵列等其他（）相比，它们又具有设计开ASIC Applic ation Spec if ic IC发周期短、设计制导致本低、开发工具先进、原则产品无需测试、质量稳A定以及可实时在线检查等长处、什么叫做片、掩膜片，两者日勺区别何在？（仕兰微面试题目）、3OTP4A你懂得的集成电路设计的体现方式有哪几种？（仕兰微面试题目）故、描述你对集成电路设计流程的认识（仕兰微面试题目）佻、简述等可编FPG A程逻辑器件设计流程（仕兰微面试题目）、设计前端到后端的流程和工具（未知）7IC eda、从至！之间日勺设计并列出其中各步8RTL syn the s isJ ta peout flow,使用於（未知）、（威盛I tool.94Asic de signflow VI A
2023.
11.06上海笔试试题）、写出前期设计的流程和对应日勺工具（威盛）口、集成电路前10asic I1段设计流程，写出有关的工具（扬智电子笔试）先简介下开发流程IC）代码输入（）U.de sign inpu t用或者是语言来完毕器件日勺功能描述，生成代码总语vhd1verilog hdl言输入工具SUMMIT VISU ALHDLa MENTORRENI总图形输入OR composer c adenc e;i ewlogi cAV电路仿真启将代码进行先前vi ewdraw
2.cir cuitsimulat ionvhdA逻辑仿真，验证功能描述与否对的数字电路仿真工具A AVer olog:CADENCE Verolig-XLSYNOPSYS VCSa MENTORMo dle—simVHDL:CADENCE NC-vhd1SYN0PSYS VSSa模拟电路仿真工具MEN TORMod1e-sim***ANT IHSpic epspi c e,sp ec tremicro microwav eeesoft:h p逻辑综合
④逻辑综合工具可以将设计思想代码
3.s ynthesis too Isv hd转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿I反标到生成的门级网表中，返回电路仿真阶段进行再仿真gates delay J最终仿真成果生成的网表称为物理网表、请简述一下设计后端的整个流程？仕兰微面试题目与否接触过自12U
3.动布局布线？请说出一两种工具软件自动布局布线需要哪些基本元素？仕兰微面试题目、描述你对集成电路工艺的认识仕兰微面试题目）414故、列举几种集成电路经典工艺工艺上常提到
10.25,
0.指的是什么？（仕兰微面试题目）
18、请描述一下国内的工艺现实状况（仕兰微面试题目）
16、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）%、描述171CMOS电路中闩锁效应产生的过程及最终的成果？（仕兰微面试题目）I、解释现象和和其防止措施.（未知）19lat ch-upA nt ennae ffec t、什么叫（科广试题）、什么叫窄沟效应？（科广试2a0L atehup214题）
422、什么是、、什么是增强型、耗尽型？什么NMOS PMOSCMOS是、他们有什么差别？（仕兰微面试题目）、硅栅PNP NPN2A3COMSA工艺中阱中做日勺是管还是管，阱的阱电位的连接有什么规定？N P N N（仕兰微面试题目）A、画出晶体管区|图（应当是纵剖面图），给出所24CMO SCROSS-OVER有也许欧传播特性和转移特性（笔试试题）I I nfi neonA、以为例，写出阱的流程，并画出剖面25inter ver NC MOSI p r ocess图（科广试题）、426Pie aseexp1a inhow wede scribe the resistan ceinsem iconduc tor.C ompar ethere sistanceof a met al,po1y anddi ff usion in tra nditiona1C.（威MO Spr o c ess盛笔试题）、阐明二分之一工circuit design-beijing-
03.
11.092a7mos作在什么区（凹凸的题目和面试）、画的截面图（凹凸日勺题目和面试）28p-bulk Inm os、写（）越多越好（凹凸的题目和面试）29schematic note,、寄生效应在设计中怎样加以克服和运用（未知）30ic、太底层的管物理特***觉一般不大会作为笔试面试题，由于全是31MOS微电子物理，公式推导太罗索，除非面试出题的是个老学究设计日ICA勺话需要熟悉日勺软件当然也要大Cadence,aSyno ps ys,Avant,UNIX概会操作命令（扬智电子笔试）总32un ix cp-r,rm,unameM o单片机、、计算机原理MCU、简朴描述一种单片机系统的重要构成模块，并阐明各模块之间的数据流流1向和控制流流向简述单片机应用系统日勺设计原则（仕兰微面试题目）、画出428031与（）的连线图，规定采用三-八译码器日勺27162K*8ROM I,8031P
2.5,P
2.和4参与译码，基当地址范围为该有无重叠地P
2.33OOOH-3FFFHo2716址？根据是什么？若有，则写出每片的重叠地址范围（仕兰微面2716A试题目）、用设计一种带一种键盘加驱动八个数码管80518*16（共阳）的原理图（仕兰微面试总题目）、总线的含义是什么？总线的重要特点是什么？（仕兰微面试题4PCI PCI I目）、中断的概念？简述中断的过程（仕兰微面试题目）
45、如单片机中断几种/类型,编中断程序注意什么问题;（未知）要用一种67M开环脉冲调速系统来控制直流电动机的转速,程序由完毕简朴原理8051如下由输出脉冲的占空比来控制转速，占空比越大,转速越快；P
3.4A而占空比由八K7-K0个开关来设置，直接与口相连（开关拨到下方时为拨到上方时为P10,1构成一种八,位二进制数），规定占空比为（仕兰微面试题目）N N/256下面程序用计数法来实现这一功能，请将空余部分添完整MOV P1,#0FFH--------
④LO OP1MOV R4,#0FFH MOVR3,#00H LOOP2MOV A,P1ASUBB A.R34J NZS KP1SKP1:MOV C,70H:此延时子程序略MOV P
3.4,C4ACALL DELAY---------4---------、单片机上电后没有运转，首先要检查什么？AJMP LOOP148（东信笔试题）、（扬智电子笔试）
④芯片组3What isPC Chipset（）是主板的关键构成部分，按照在主板上日勺排列位置的不一Chipset J样，一般分为北桥芯片和南桥芯片北桥芯片提供对的类型和主频、CPUA内存的类型和最大容量、I插槽、纠错等支持南桥芯片则提供对（键盘控制ISA/PCI/AGP ECCKBC器）、（实时时钟控制器）、（通用串行总线）、RTC USBUI tra DMA/3A（）数据传播方式和（高级366E I DE ACPI能源管理）等的支持其中北桥芯片起着主导性的作用，也称为主桥（I Hos）除了最通用的南北桥构造外，目前芯片组正向更高级的加t Bridge4Io速集线架构发展，日勺引系列芯片组就是此类芯片组日勺代表，Intelxx它将某些子系统如接口、音效、和直
④接接入主芯片，IDEMODEM USB可以提供比总线宽一倍的带宽，到达了4PCI I266MB/S、假如简历上还说做过之类，就会问到诸如怎样工作，流水线10cp u cp u之类的问题（未知）、计算机的基本构成部分及其各自的作用（东信笔试题）请画出1112M微机接口电路中，经典的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）（汉王笔试）、的重要部分什么的13cacheA（威盛上海笔试试题）小、同步异步传播欧差异VIA
2023.
11.061J（未知）、串行通信与同步通信异同，特点，比较（华为面试题）Al
5、高电平脉冲对应的逻辑是？（负逻辑？）（华为面416RS232c JTTL试_________________________________________________________题）AA信号与系统
1、的话音频率一般为300〜3400H乙若对其采样且使信号不失真，其最小时采样频率应为多大若采用的采样频率,并采用编码，8KHZ8b it PCMA则存储一秒钟的信号数据量有多大（仕兰微面试题目）IA、什么耐奎斯特定律，怎么由模拟信号转为数字信号（华为面试题）、23A假如模拟信号附带宽为要用的采样率，怎么办？（）两路？5khz,8K lucent、信号与系统:在时域与频域关系（华为面试题）给出时域信号,求其45M直流分量（未知）乐给出一时域信号，规定（）写出频率分量,（）写出612其傅立叶变换级数;（）当波形通过低通滤波器滤掉高次谐波而只保留一3A次谐波时，画出滤波后的输出波形（未知）、持续正弦信号和7sketchA持续矩形波（均有图）的傅立叶变换（仙笔试试题）
④、拉氏IIne on8变换和傅立叶变换日勺体现式及联络（新太硬件面题）a、嵌入式、软件等DSP如不满足这个数据就不能被这一时钟打入触发器,只有在-Set uptime.setup t ime,下一种时钟上升沿，数据才能被打入触发器保持时间是指触发器的时钟信号上升沿到来后来，数据稳定不变的时间假如不够，数据同样不能被打入触发器ho1d time建立时间（）和保持时间（）建立时间是指在时钟边缘Set upTimeH1d time前，数据信号需要保持不变的时间保持时间是指时钟跳变边缘后数据信号需要保持不变的时间假如数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量、什么是竞争与冒险现象？怎样判断？怎样消除（汉王笔试）4在组合逻辑中，由于门日勺输入信号通路中通过了不一样的延时，导致抵达该门的时间不一致叫竞争产生毛刺叫冒险假如布尔式中有相反的信号则也许产生竞争和冒险现象处理措施:一是添加布尔式的消去项，二是在芯片外部加电容、名词:、5SRAM SSRAM.SDRAM静态SRAM:RAM动态DRAM RAM同步静态随机访问存SSRAM:Synch ronousStatic RandomAccess Memory储器它的一种类型日勺日勺所有访问都在时钟的上升/SRAMo SSRAM下降沿启动地址、数据输入和其他控制信号均于时钟信号有关这一点与异步、请用方框图描述一种你熟悉的实用数字信号处理系统，并做简要的分析;1假如没有，也可以自己设计一种简朴的数字信号处理系统，并描述其功能A及用途（仕兰微面试题目）、数字滤波器的分类和构造特点（仕兰微面试题目）、滤波器23HR,FIRA的异同（新太硬件面题）心、拉氏变换与变换公式等类似东西，随便翻Z翻书把如）（）（）求.mn=-a*hn—1+b*b na.h（）日勺变换；问该系统与否为稳定系统；.写出数字滤波器的差n zb.c FIR分方程；（未知）、和通用处理器在构造上有什么不一样，请简要画出你熟悉日勺一种5DSP构造图（信威软件面试题）DSP nsp、说说定点和浮点的定义（或者说出他们的区别）（信威软6DSP DSPds P件面试题）、说说你对循环寻址和位反序寻址的理解.（信威软件面试题）7d sp、请写出［］的二进制补码，和二进制偏置码用表达出8-8,7Q
150.5和一（信威软件面试题）外、的构造（哈佛构造）；（未知）05adsp DSP、嵌入式处理器类型（如）操作系统种类（1O ARM,V xw ork s,uc o）操作系
④统方面偏方向了，在篇里面讲了;（未知）s,winCE,linux,CS CS、有一种芯片将用于对供电，需要你对他进行评估，你将怎11LD0样设计你日勺测试项目？口、某程序在一种嵌入式系统中已经最2200M CPU,50M SDRAM优化了，换到零一种系总统中与否还需要优300M CPU,50M SDRAM化？、请简要描述编码欧基本原理及其基本的实现措Intel3HUFFMAN I施仕兰微面试题目、说出七层网络协议中的四层任意四层仕兰微面试题目、14OSI15A仕兰微面试题目A#inc1ud e；void test fint*p a{a*p+=14}a main{a in t*n,m
[2];an=m;m
[0]=1;a m
[1]=8;Ht estfn;a printfD ata value is%d}-------------------------------a—————a B#j ncludeAav oid test fint**pA*p+=1;}ma in{int*n,m
[2];；n=m;am
[0]=1;4m
[1]=8（）；print fData valueis%d,*n4}下面的成果是程序还是程序的J AB JDa ta va1uei sA那么另一段程序的成果是什么？、那种排序措施最快？（华为面8A16A试题）
174、写出两个排序算法，问哪个好？（威盛）、编一种简朴的18A求的程序（笔试试题）n!Infineon、用一种编程语言写的算法（威盛上海笔试试题）19n!VIA
2023.
11.
06、用语言写一种递归算法求；（华为面试题）20C N!、给一种的函数，有关字符串和数组，找出错误;（华为面试题）防21C22M火墙是怎么实现的（华为面试题）I、你对哪方面编程熟悉？（华为面试题）
23、冒泡排序日勺原理（新太硬件面题）、操作系统的功能（新太24a25硬件面题）佻、学过的计算机语言及开发的系统（新太硬件面题）、227A一种农夫发现围成正方形的围栏比长方形日勺节省个木桩不过面积同样.4羊的数目和正方形围栏的桩子的个数同样不过不大于问有多少羊？（威36,盛）、语言实现记录某个在某文献调用时次数（这个题目真）28C cell.v bt（威盛上海笔试试题）
④、用语言写一段控制VIA
2023.1U.0629C中马达振子日勺驱动程序（威胜）、用或实30perl TCL/T k现一段字符串识别和比较的程序（未知）◎、给出一种堆栈及构造,31I求中断后显示成果，重要是考堆栈压入返回地址寄存在低端地址还是高端（未知）、某些命令，如显示文献，拷贝，删除（未知）、32DOS33A A设计一种类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象实例（）、（）、IBM434Wh at ispr e—empt ion Intel345Wh a（）t isthestate ofa proce ssif aresource is notavailable Inte I、三个涧值（）（）（）（）36float a,b,ca+b+c==b+a+ca+b+c==a+c+bo5（）Int eI、把一种链表反向填空（）371uce ntA AA至少需要做几次乘法？（）38^x4+a*x3+x2+c*x+d De phiA主观题、你认为你从事研发工作有哪些特点？（仕兰微面试题目）、说出你日12A勺最大弱点及改善措施（威盛上海笔试试题）、说出你的理想说出你想到达的目的题目是英文出的，要用英文回答（威盛VIA
2023.
11.0上海笔试试题）
6、我们将研发人员分为若干研究方向，对协议和算法理解（重要应用在网A4络通信、图象语音压缩方面）、电子系统方案的研究、用、编程MCU DSP实现电路功能、用设计技术设计电路（包括、自身）、电ASICMCU DSP路功能模块设计（包括模拟电路和数字电路）、集成电路后端设计（重要是指综合及自动布局布线技术）、集成电路设计与工艺接口的研究你但愿从事哪方面的研究？（可以选择多种方向止匕外，已经从事过有A关研发的人员可以详细描述你的研发经历）（仕兰微面试题目）o、请谈谈对一种系统设计的总体思绪针对这个思绪，你觉得应当具有哪5些方面的知识？（仕兰微面试题目）、设想你将设计完毕一种电子电路方案请简述用软件（如）6EDA PR0T EL进行设计（包括原理图和图）到调试出样机的整个过程在各环节应PCB注意哪些问题？电源的稳定，电容的选用，以及布局的大小（汉王笔试）共同的注意点、3b）什么是竞争与冒险现象怎样判断？怎样消除？信号在FPG A器件内部通过连线和逻辑单元时，均有一定的）延时A延时的大小与连线的长短和逻辑单元的数目有关，同步还受器件的制造工艺、工作电压、温度等条件的影响信号的高下电平转换也需要一定的过渡时间.由于存在这两方面原因，多路信号的电平值发生变化时,在信号变化的瞬间，组合逻辑时输出有先后次序，并不是同步变化，往往会出现某些不对的的尖峰信号，这些尖峰信号称为“毛刺”假如一种组合逻辑电路中有”毛刺”出现，就阐明该电路存在“冒险”用D触发器，格雷码计数器，同步电路等优秀的设计方案可以消除c请画出用D触发器实现2倍分频的逻辑电路？就是把D触发器的输出端加非门接到D端d什么是“线与”逻辑，要实现它，在硬件特性上有什么详细规定？将几种0C门构造与非门输出并联，当每个0C门输出为高A电平时，总输出才为高，这种连接方式称为线与、4是不是构造图ng你懂得那些常用逻辑电平TT L与COMS电平可以直接互连吗力TTL,cmos,不能直连LVDS:LV DSLow VoItage Differ entialSignal即低电压差分信号,LV DS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传播和接口技术ECLEmi tterCoup ledLog ic即射极耦合逻辑,是带有射随输出构造的经典输入输出接口电路CMLCML电平是所有高速数据接口中最简朴的一种其输入和输出是匹配好『、J,减少了外围器件,适合于更高频段工作、.一般状况下，面试官重要根据你的简历提问，因此一定要对自己负责，51把简历上的东西搞明白；.个别招聘针对性尤其强，就招目前他们确日勺方向的人，这种状况下，A2就要投其所好，尽量简介其所关怀的东西◎其实技术面试并不难，不过由于诸多东西都忘掉了，才觉得有些难
3.因此最佳在面试前把该看的书看看.虽然说技术面试是实力的较劲与体现,不过不可否认，由于不用面试官/a4企业所专领域及爱好不一样，也有面试也有很大的偶尔性，需要冷静看待不能由于被拒，就否认自己或责骂企业.面试时要,对越是自己钟情的企业越要这样5take iteas y不一样，异步的访问独立于时钟，数据输入和输出都由地址日勺变化SRAM SRAM控制同步动态随机存储器SD RAM:Synchronous DRAM、和的概念,他们的区别（未知）6FPGA ASIC答案是可编程FPGA ASIC专用集成电路，它是面向专门用途的电路，专门为一种顾客设计和制造的ASIC:根据一种顾客的特定规定，能以低研制成本，短、交货周期供货的全定制，半定制集成电路与门阵列等其他（）相比，它们又具ASIC App1icat ion SpecificIC有设计开发周期短、设计制导致本低、开发工具先进、原则产品无需测试、质量稳定以及可实时在线检查等长处、什么叫做片、掩膜片，两者日勺区别何在？7OTP一次性编程OTP me anso netimep rogram,多次性编程MTP mea nsmu1ti timeprogram,（）是日勺一种存储器类型0T POne TimeP rogramMCU按其存储器类型可分为（掩模）、（一次性可编程）MCU MAS KROM0T PR、等类型0M FLASHROM曰勺价格廉价，但程序在出厂时已经固化，适合程序固定不MASKROM MCU变日勺应用场所；曰勺程序可以反复擦写,灵活性很强，但价格较高，适合FALSH ROMMCU对价格不敏感的应用场所或做开发用途;的价格介于前两者之间，同步又拥有一次性可编程能力,适OTP ROMMC U合既规定一定灵活性,又规定低成本的应用场所，尤其是功能不停翻新、需要迅速量产的电子产品、单片机上电后没有运转，首先要检查什么？8首先应当确认电源电压与否正常用电压表测量接地引脚跟电源引脚之间的电压，看与否是电源电压，例如常用的5V接下来就是检查复位引脚电压与否正常分别测量按下复位按钮和放开复位按钮日勺电压值，看与否对时然后再检查晶振与否起振了，一般用示波器来看晶振引脚的波形，注意应当使用示波器探头的档另一种措施是测量复位状态下的口电平，按住复位键“X10”I0不放，然后测量口（没接外部上拉的口除外）的电压，看与否是高电平，假I P0如不是高电平，则多半是由于晶振没有起振此外还要注意的地方是，假如使用片内的话（大部分状况下如此，目前已ROM经很少有用外部扩的了），一定要将引脚拉高，否则会出现程序乱跑的ROM EA状况有时用仿真器可以，而烧入片子不行，往往是由于引脚没拉高时缘故I EA（当然，晶振没起振也是原因只一）通过上面几点的检查，一般即可排除故障了假如系统不稳定的话，有时是由于电源滤波不好导致的在单片机的电源引脚跟地引脚之间接上一种的电容会有所改善假如电源没有滤波电容时话，则需
0.1UF要再接一种更大滤波电容，例如的碰到系统不稳定期，就可以220uF并上电容试试（越靠近芯片越好）◎、基尔霍夫定理的内容是什么？（仕兰微电子）
1、平板电容公式（）（未知）2C=£S/4iTkd、最基本的如三极管曲线特性（未知）
3、描述反馈电路的概念，列举他们的应用（仕兰微电子）
4、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）;5负反馈的长处（减少放大器的增益敏捷度，变化输入电阻和输出电阻，改善放大I器的线性和非线性失真,有效地扩展放大器的通频带，自动调整作用）（未知）、放大电路的频率赔偿的目的是什么，有哪些措施（仕兰微电子）6A、频率响应，如怎么才算是稳定的，怎样变化频响曲线的几种措施（未知）7会、给出一种查分运放，怎样相位赔偿，并画赔偿后的波特图（凹凸）
8、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优9缺点，尤其是广泛采用差分构造的原因（未知）、给出一差分电路，告诉其输出电压和求共模分量和差模分量（未知）10Y+Y-,、画差放的两个输入管（凹凸）、画出由运放构成加法、减法、微分、11I12A积分运算欧电路原理图并画出一种晶体管级的运放电路（仕兰微电子）、I1用运算放大器构成一种倍的放大器（未知）
10、给出一种简朴电路,让你分析输出电压时特性（就是个积分电路），并求输出14端某点日勺时间（笔试试题）rise/fall Infineo n、电阻和电容串联，输入电压为和之间的电压，输出电压分别为15R C R CI上电压和上电压，规定制这两种电路输入电压日勺频谱，判断这两种电路何为CR高通滤波器，何为低通滤波器当时，给出输入电压波形图，绘制两种电RC«T路时输出波形图（未知）、有源滤波器和无源滤波器日勺原理及区别？（新太硬件）
16、有一时域信号（）（）（）当17S=V0sin2pif Ot+V1cos2pif1t+V2si n2p if3t+90,其通过低通、带通、高通滤波器后日勺信号表达方式（未知）、选择电阻时U8要考虑什么？（东信笔试题）、在电路中，要有一种单管作为开关管19CMOSA精确传递模拟低电平，这个单管你会用管还是管,为何（仕兰微电子）、P N20给出多种管构成的）电路求个点欧电压（笔试试题）mo s5I Infine on、电压源、电流源是集成电路中常常用到的模块,请画出你懂得的线路构造，简21朴描述其优缺陷（仕兰微电子）、画电流偏置的产生电路，并解释242（凹凸）、史密斯特电路，求回差电压（华为面试题）
23、晶体振荡器，仿佛是给出振荡频率让你求周期（应当是单片机的，分之一周2412期.…）（华为面试题）、正弦波振荡器有、基尔霍夫定理的内容是什么？（仕兰微电子）平板25LC12M电容公式（）（未知）外、最基本日勺如三极管曲线特性（未知）C=gS/4iTkd心、描述反馈电路的概念，列举他们的应用（仕兰微电子）、负反馈种类（电5A压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的长处（减I少放大器的增益敏捷度,变化输入电阻和输出电阻，改善放大器的线性和非线性I失真，有效地扩展放大器的通频带，自动调整作用）（未知）、放大电路的频率赔偿的目的是什么，有哪些措施？（仕兰微电子）6I、频率响应，如怎么才算是稳定的怎样变化频响曲线的几种措施（未知）7J,、给出一种查分运放，怎样相位赔偿，并画赔偿后的波特图（凹凸）
8、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优9缺点，尤其是广泛采用差分构造的原因（未知）、给出一差分电路，告诉其输出电压丫+和丫一,求共模分量和差模分量（未知）
10、画差放日勺两个输入管（凹凸）、画出由运放构成加法、减法、微分、11A12积分运算的电路原理图并画出一种晶体管级的运放电路（仕兰微电子）、413用运算放大器构成一种倍的放大器（未知）
10、给出一种简朴电路,让你分析输出电压时特性（就是个积分电路），并求输出14端某点的时间（笔试试题）执、电阻和电容串联，输I rise/fall Infineon1R C入电压为和之间的电压，输出电压分别为上电压和上电压，规定制这R CJ CR两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器当时，给出输入电压波形图,绘制两种电路日勺输出波形图（未知）、RC«T16A有源滤波器和无源滤波器的原理及区别？（新太硬件）、17A有一时域信号S=V0sin2pi fOt+V1co s2pi f1t+V2sin2p if31+9）当其通过低通、带通、高通滤波器后的信号表达方式（未知）、选择电阻0,18时要考虑什么？（东信笔试题）、在电路中，要有一种单管作为开关管S9CMOS精确传递模拟低电平，这个单管你会用管还是管,为何？（仕兰微电子）、PN20给出多种管构成的电路求个点的电压（笔试试题）mos5Infineon、电压源、电流源是集成电路中常常用到的模块，请画出你懂得的线路构造,简21朴描述其优缺陷（仕兰微电子）、画电流偏置的产生电路，并解释（凹凸）22A、史密斯特电路，求回差电压（华为面试题）张、晶体振荡器，仿佛是给出振232荡频率让你求周期（应当是单片机的分之一周期....）（华为面试题）,
12、正弦波振荡器有哪几种三点式振荡电路,分别画出其原理图（仕兰微电子）25LC、是什么，什么参数（压控振荡器）（华为面试题）乐锁相环有哪a26VCO27几部分构成？（仕兰微电子）跳、锁相环电路构成,振荡器（例如用触发器怎2D样搭）（未知）冷、求锁相环的输出频率，给了一种锁相环日勺构造图29J（未知）、假如企业做高频电子及也许还要知识，调频，鉴频鉴相之类，不一一列举30I,RF（未知）口、一电源和一段传播线相连（长度为传播时间为），画出终端处3L,T波形，考虑传播线无损耗给出电源电压波形图，规定绘制终端波形图（未知）、微波电路的匹配电阻（未知）32J。
个人认证
优秀文档
获得点赞 0
