【大学课件】计算机系统结构Computer Architectu

计算机系统结构本课程将介绍计算机系统结构的基础知识，包括指令集体系结构（ISA）、CPU设计、存储系统、I/O系统等计算机系统概述硬件软件计算机系统中实际的物理设备，包括处理器、内存、存储运行在计算机系统中的程序，包括操作系统、应用程序、设备、输入/输出设备等驱动程序等，负责控制硬件并完成特定任务计算机系统的层次结构用户层1应用程序与用户交互系统层2管理硬件资源硬件层3执行指令，存储数据指令集架构指令集架构CPU可执行的指令集合CPU与软件的接口计算机系统指令集是CPU和软件的桥梁中央处理器CPUCPU是计算机系统的核心，负责执行指令并处理数据它包括运算器、控制器和寄存器等部件运算器执行算术和逻辑运算，控制器控制CPU的工作流程，寄存器存储中间结果和数据性能指标与度量指标描述吞吐量单位时间内系统处理的数据量延迟系统完成一项任务所需的时间功耗系统运行所需的能量消耗成本系统开发、制造和维护的费用指令流水线取指令1从内存中读取下一条指令译码2将指令分解成操作码和操作数执行3执行指令操作，例如算术运算或数据传送访存4访问内存，读入或写入数据写回5将运算结果写入寄存器或内存处理器分类通用处理器专用处理器嵌入式处理器适用于多种应用程序，具有较高的通针对特定应用领域设计，如信号处理嵌入式系统中使用，如智能手机，汽用性，如PC，服务器和移动设备，图像处理和加密车，家电等，通常具有低功耗，高性能的特点多核处理器多核处理器是现代计算机系统中常见的技术，它在一个芯片上集成了多个处理核心，显著提高了计算能力每个核心可以独立执行指令，实现真正的并行处理多核处理器通常采用共享内存架构，多个核心可以访问相同的内存空间，方便数据共享和协同工作多核处理器也支持线程级并行，可以将一个任务分解成多个线程，在不同的核心上同时执行，进一步提升效率存储器层次结构寄存器1速度最快，容量最小高速缓存2速度快，容量中等主存储器3速度较慢，容量最大主存储器主要功能特点12存储当前运行程序和数据速度快、容量大、价格相对便宜类型3静态RAM（SRAM）和动态RAM（DRAM）高速缓存Cache高速缓存Cache是位于CPU和主存储器之间的存储器层次结构中的一级存储器它是一个小的、快速的存储器，用于存储最近使用过的指令和数据，以便更快地访问当CPU需要访问数据时，它首先检查高速缓存如果数据在高速缓存中，则称为缓存命中Cache Hit，CPU可以快速访问数据如果数据不在高速缓存中，则称为缓存未命中Cache Miss，CPU需要从主存储器中获取数据，这会花费更长的时间存储管理地址空间管理内存分配与回收为每个进程分配独立的逻辑动态分配和回收内存，满足地址空间，防止进程之间相进程对内存空间的需求互干扰虚拟内存管理利用硬盘空间扩展内存容量，提高程序运行效率输入输出系统输入设备键盘、鼠标、扫描仪等，将外部信息转换为计算机可识别的信号输出设备显示器、打印机、音响等，将计算机处理后的结果输出给用户I/O控制器控制输入输出设备的工作，并与CPU交互数据I/O通道管理I/O设备和CPU之间的数据传输，提高I/O效率总线接口数据传输类型12总线是计算机系统中不同总线可分为地址总线、数部件之间进行数据传输的据总线和控制总线通道速度带宽34总线的速度对系统性能有总线的带宽是指单位时间直接影响，速度越高，数内能够传输的数据量据传输越快外设接口连接类型通信协议常见的连接类型包括USB、每个外设接口都有相应的通串行、并行、PS/2等，用于信协议，例如USB协议、串连接鼠标、键盘、打印机、行通信协议等，用于规范数扫描仪等外设据传输方式和信号控制驱动程序驱动程序是操作系统与外设之间沟通的桥梁，用于识别外设并管理其工作方式中断机制中断信号中断处理程序中断向量表中断信号是外设向CPU发出的请求，中断处理程序是专门的代码，用于处中断向量表包含每个中断事件对应的通知CPU处理某个事件理特定中断事件，例如键盘输入或磁中断处理程序地址，以便CPU快速找盘读写完成到相应的处理程序并行处理系统提高性能通过将任务分解并分配给多个处理器，并行处理系统可以显著提高计算速度和效率解决复杂问题并行处理使处理大型数据集和解决高度复杂的问题成为可能，例如科学模拟和人工智能应用广泛从超级计算机到个人电脑，并行处理在各个领域都有应用，包括高性能计算、机器学习和数据分析多处理器系统定义优势类型多处理器系统是指在一个系统中拥有多处理器系统可以提高系统的吞吐量常见的类型包括对称多处理器SMP多个独立的CPU，共同执行任务和性能，以及增强可靠性和非对称多处理器AMP单指令多数据SIMD单个指令多个数据提高效率单个指令执行同一个操作对多个数据同时执行操作提高数据处理速度，提升性能多指令多数据MIMD并行执行高吞吐量多个处理器同时执行不同的MIMD系统能够同时处理多个指令，每个处理器都有自己任务，提高了系统整体的处的指令流和数据流理能力复杂性MIMD系统的编程和调试更加复杂，需要考虑任务分配、数据同步等问题并行算法与编程并行算法设计并行编程模型并行编程语言将问题分解为可并行执行的任务，利提供抽象机制，方便程序员编写并行支持并行编程模型，提供并行计算的用多处理器或多核处理器提高效率程序，例如线程、消息传递和数据并语法和语义，例如OpenMP和MPI行数据相关性数据相关性是指指令执行的顺序例如，指令1需要使用指令2的结受数据依赖关系的影响果，则指令1必须在指令2执行完成后才能执行数据相关性会影响指令的执行顺序，进而影响程序的执行效率控制相关性指令流水线分支预测当一条指令的执行结果影响到下一条指令的执行时，就会分支预测技术可以减少控制相关性的影响，提高程序执行发生控制相关性效率数据一致性一致性问题数据更新冲突12多处理器系统中，多个处如果多个处理器同时修改理器同时访问共享内存时同一内存位置，可能会导，数据一致性问题变得尤致数据不一致例如，处为重要理器A读取内存位置X的值，并将该值增加1，同时处理器B也读取内存位置X的值，并将该值减少1缓存一致性3为了解决数据一致性问题，需要采用缓存一致性协议，确保所有处理器看到内存数据的一致视图存储一致性协议缓存一致性顺序一致性弱一致性确保多个处理器对共享内存的访问保保证所有处理器对共享内存的访问按放松了严格的一致性要求，允许处理持一致，即使数据被缓存在不同的处照程序的顺序进行，避免数据访问的器在一定范围内延迟更新共享内存的理器中混乱数据存储子系统性能优化高速缓存存储管理使用高速缓存可以减少内存采用合适的存储管理策略，访问延迟，提高性能例如分页和分段，可以优化内存使用效率并行访问数据压缩利用多个存储控制器或存储压缩存储的数据可以减少存设备可以提高数据访问速度储空间占用，提高数据传输效率指令级并行ILP指令流水线超标量12在单个处理器上执行多条在一个时钟周期内执行多指令条指令动态调度猜测执行34根据数据依赖关系，动态在指令依赖关系尚未确定调整指令执行顺序之前，提前执行指令线程级并行TLP线程是轻量级的执行单元，可以共享多个线程同时执行，提高程序的整体操作系统管理线程，实现多任务并发相同的地址空间速度执行数据级并行DLP向量处理器单指令多数据SIMD图形处理器GPU向量处理器是一种专门为数据级并行SIMD指令允许处理器在单个指令周期GPU是一种高度并行的处理器，擅长设计的处理器，通过一次操作处理多内对多个数据进行相同操作处理大量数据，例如图像和视频个数据未来发展趋势随着技术的不断进步，计算机系统架构正在不断发展和演变未来的发展趋势包括量子计算神经形态计算12量子计算利用量子力学原神经形态计算模仿人脑的理，有望解决传统计算机结构和功能，为人工智能无法解决的复杂问题和机器学习提供新的计算模式边缘计算3边缘计算将计算能力和数据存储迁移到靠近用户和数据源的边缘设备。