《数字逻辑电路》课件

数字逻辑电路本课程将带你走进数字逻辑电路的世界，深入理解数字电路的基本概念、原理和应用，为后续的电子系统设计打下坚实的基础课程介绍课程目标课程内容掌握数字逻辑电路的基本理论、分析方法和设计流程了解常见课程涵盖数制与编码、布尔代数、逻辑门、组合逻辑电路、时序的数字逻辑器件和数字系统设计方法逻辑电路、存储器、可编程逻辑器件等内容电子技术基础回顾基本概念电路分析电压、电流、电阻、电容、电基尔霍夫定律、欧姆定律、戴感等基本概念维宁定理等电路分析方法常用元件电阻、电容、电感、二极管、三极管等常用电子元件数制与编码进制的概念常用编码二进制、十进制、八进制、十六进制等进制及其转换BCD码、ASCII码、Gray码等常用编码及其应用布尔代数及逻辑门布尔代数逻辑门逻辑门电路基本运算、逻辑运算、代数定理等与门、或门、非门、异或门、与非门逻辑门的符号、真值表、逻辑表达式、或非门等基本逻辑门等组合逻辑电路加法器减法器半加器、全加器、多位加法器等补码减法器、一位减法器、多位减法器等编码器译码器二进制编码器、优先编码器、十进制二进制译码器、七段译码器、BCD译编码器等码器等组合逻辑电路分析逻辑表达式分析1真值表分析2卡诺图化简3电路图分析4组合逻辑电路设计需求分析逻辑表达式设计逻辑表达式化简电路图设计触发器的概念基本概念1状态2触发器具有两种状态，分别表示逻辑“0”和逻辑“1”翻转3触发器可以通过输入信号进行状态翻转保持4触发器能够在没有输入信号的情况下保持其状态触发器D结构1D触发器包含一个数据输入端D、一个时钟输入端CLK和一个数据输出端Q工作原理2当时钟信号CLK有效时，D触发器将数据输入端D的数据锁存到输出端Q特性3D触发器具有透明性，即时钟信号有效时，输出端Q始终跟随数据输入端D触发器JK12输入输出JK触发器包含两个输入端J和K，以JK触发器有一个数据输出端Q及一个时钟输入端CLK3功能JK触发器可以实现多种逻辑功能，如置位、复位、保持等时序逻辑电路时钟信号状态转换时钟信号是时序逻辑电路中的关键信号，用于控制数据在电路中时序逻辑电路的输出不仅取决于当前的输入，还取决于电路的历的流动史状态状态机及其分类Moore型状态机Mealy型状态机输出仅与当前状态有关，与输入无关输出与当前状态和输入都有关同步时序逻辑设计状态机的状态表1状态图2状态方程3电路实现4异步时序逻辑设计竞态冒险竞争-冒险分析消除竞态和冒险寄存器和计数器寄存器计数器存储一组二进制数据的器件，可用于计数的电路，可以实现加计用于存储指令、地址、数据等数、减计数、循环计数等功能移位寄存器右移寄存器左移寄存器数据向右移动，最高位数据丢失，最数据向左移动，最低位数据丢失，最低位补0高位补0计数器的设计12计数方式计数模加计数、减计数、循环计数等计数器所能计数的最大值3电路实现使用触发器、逻辑门等元件实现计数器存储器的概念基本概念1地址2用于识别存储器单元的唯一编号数据3存储器中存储的二进制信息读写4存储器可以读出存储的数据，也可以写入新的数据的工作原理RAM随机存取1可以随机存取任何一个存储单元易失性2断电后数据会丢失种类3静态RAM（SRAM）、动态RAM（DRAM）等的工作原理ROM12只读非易失性只能读出数据，不能写入数据断电后数据不会丢失3种类掩膜ROM、PROM、EPROM、EEPROM等可编程逻辑器件FPGA CPLD现场可编程门阵列，允许用户根据需要对器件进行编程复杂可编程逻辑器件，提供更大的集成度和更复杂的逻辑功能的工作原理FPGA可配置逻辑块可编程互连网络包含逻辑门、触发器等，可根据需要配置不同的逻辑功能用于连接不同的逻辑块，实现复杂的电路连接的工作原理CPLD可编程宏单元1可编程互连网络23可编程I/O块数字系统设计实例需求分析系统设计电路设计电路仿真电路调试实验指导实验目的实验内容实验要求验证数字逻辑电路的基本原理和应用使用实验器材搭建数字逻辑电路，进认真阅读实验指导书，安全操作实验行测试和分析器材，独立完成实验报告实验报告要求实验内容实验分析详细记录实验步骤、实验现象、实验分析实验结果，解释实验现象，得出数据等实验结论课程总结课程收获未来展望掌握了数字逻辑电路的基本理利用所学知识，进一步学习嵌论、分析方法和设计流程入式系统、计算机体系结构等相关课程参考文献《数字逻辑电路与设计》第五版，阎石编著，高等教育出版社。