2023年硬件工程师面试题

硬件某些工程师面试题

1.硬件工程师日勺重要职责是什么？数字电路和模拟电路的I区别在硬件设计是应当注意什么？

2.总线是什么概念？什么原理？常用欧J总线有哪些？多种存储器的详细性能简介、设计要点及选型.描述反馈电路的概念，列举他们的应用反馈，就是在电子系统中，把输出回路中日勺电量输入到输入回路中去反馈的类型有电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈负反馈的长处减少放大器的增益敏捷度，变化输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调整作用电压负反馈的特点电路时输出电压趋向于维持恒定电流负反馈欧I特点电路口勺输出电流趋向于维持恒定

3、有源滤波器和无源滤波器的区别无源滤波器这种电路重要有无源元件R、L和C构成有源滤波器集成运放和R、C构成，具有不用电感、体积小、重量轻等长处集成运放口勺开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定日勺电压放大和缓冲作用但集成运放带宽有限，因此目前的有源滤波电路的工作频率难以做得很高同步电路和异步电路的区别是什么？同步电路存储电路中所有触发器日勺时钟输入端都接同一种时钟脉冲源，因而所有触发器时状态的变化都与所加的时钟脉冲信号同步异步电路电路没有统一的时钟，有些触发器的I时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步什么是〃线与〃逻辑，要实现它，在硬件特性上有什么详细规定？将两个门电路时输出端并联以实现与逻辑口勺功能成为线与在硬件上，要用0C门来实现，同步在输出端口加一种上拉电阻由于不用0C门也许使灌电流过大，而烧坏逻辑门上拉电阻阻值的选择原则包括

1、从节省功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小

2、从保证足够驱动电流考虑应当足够小；电阻小，电流大

3、对于高速电路，过大口勺上拉电阻也许边缘变平缓综合考虑以上三点，一般在1k到10k之间选用对下拉电阻也有类似道理〃oc门电路必须加上拉电阻，以提高输出的搞电平值0C门电路要输出“1”时才需要加上拉电阻不加主线就没有高电平在有时我们用0C门作驱动（例如控制一种LED）灌电流工作时就可以不加上拉电阻0C门可以实现“线与”运算0C门就是集电极开路输出总之加上拉电阻可以提高驱动能力怎样处理亚稳态（飞利浦-大唐笔试）？亚稳态是指触发器无法在某个规定期间段内到达一种可确认日勺状态当一种触发器进入亚稳态时，既无法预测该单元的I输出电平，也无法预测何时输出才能稳定在某个对时时电平上在这个稳定期间，触发器输出某些中间级电平，或者也许处在振荡状态，并且这种无用日勺输出电平可以沿信号通道上日勺各个触发器级联式传播下去处理措施1减少系统时钟频率2用反应更快的IFF3引入同步机制，防止亚稳态传播4改善时钟质量，用边缘变化迅速日勺时钟信号关键是器件使用比很好的I工艺和时钟周期口勺裕量要大亚稳态寄存用d只是一种措施，有时候通过not,buf等都能到达信号过滤的效果

3.Nor Flash和Nand Flash的I区别是什么？

4.SDRAM/SRAM/SSRAM区别是什么？SDRAM DDR;SDRAM125/133MHz的PCB设计经验与精髓；SRAM静态RAMDRAM动态RAMSSRAMSynchronous StaticRandom AccessMemory同步静态随机访问存储器它的I一种类型的SRAMSSRAM区J所有访问都在时钟的上升/下降沿启动地址、数据输入和其他控制信号均于时钟信号有关这一点与异步SRAM不一样，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制SDRAMSynchronous DRAM同步动态随机存储器怎样在总体设计阶段防止出现致命性错误？晶振与时钟系统原理设计经验与精髓；高速CPU和低速CPU欧I设计有什么其别？PCB设计中生产、加工工艺的有关规定高速PCB设计中的I传播线问题PCB步线的拓扑构造极其重要性四.硬件调试目的以详细的项目案例，传授硬件调试、测试经验与要点1;硬件调试等同于黑箱调试，怎样迅速分析、处理问题？2;大量调试经验的传授；3;怎样加速硬件调试过程4;怎样迅速处理硬件调试问题

5.;DATACOM终端设备的JCE测试规定五.软硬件联合调试1；怎样鉴别是软件的错？2;怎样与软件进行联合调试？3;大量日勺联合调试经验日勺传授；目的明确职业发展的方向与定位，真正理解大企业对人才日勺规定，明确个人在职业技能方面努力的方向1;职业生涯征询与指导2;怎样成为优秀的硬件开发工程师并获取高薪与高职？3;硬件工程师日勺困境与出路4;优秀H勺硬件工程师区J原则。