《数字电路设计原理》课件概览

数字电路设计原理课程概述课程目标学习成果先修知识要求本课程旨在培养学生对数字电路设计原完成本课程后，学生应能够独立分析和理的深刻理解，使其掌握数字系统的基设计简单的组合逻辑电路和时序逻辑电本概念、设计方法和实现技术，为后续路，掌握使用硬件描述语言进行数字系的专业学习和工程实践打下坚实的基统建模和仿真的基本技能础数字电路基础模拟信号数字信号二进制系统1vs2模拟信号是连续变化的信号，数字电路中最常用的数制是二而数字信号是离散的信号数进制系统，它只包含和两个01字电路使用数字信号进行处数字所有的数据和运算都基理，具有抗干扰能力强、易于于二进制进行存储和处理等优点布尔代数数字系统的表示方法真值表逻辑表达式真值表是表示逻辑函数的一种方逻辑表达式是用布尔代数符号表法，它列出了所有可能的输入组示逻辑函数的一种方法，它可以合及其对应的输出值，能够清晰简洁地描述逻辑关系，方便进行地描述逻辑关系逻辑运算和化简卡诺图卡诺图是一种图形化的逻辑函数化简工具，它通过将真值表中的数据按特定规则排列，可以方便地进行逻辑函数的化简基本逻辑门门门AND,OR,NOT NAND,NOR,XOR与门（）、或门（）和非门与非门（）、或非门（）AND ORNAND NOR（）是最基本的逻辑门，可以实和异或门（）是常用的复合逻辑NOT XOR现与、或、非三种基本逻辑运算，是门，可以用基本逻辑门组合实现，也构成复杂数字电路的基础可以直接用晶体管实现逻辑门的实现晶体管级实现1逻辑门可以使用晶体管来实现，例如使用二极管和三极管实现与门和或门，使用实现反相器MOSFET技术CMOS2（互补金属氧化物半导体）技术是目前最常用CMOS的逻辑门实现技术，它具有功耗低、噪声容限高等优点组合逻辑电路定义和特点组合逻辑电路的输出仅取决于当前的输入，与电路之前的状态无关它没有记忆功能设计方法组合逻辑电路的设计通常包括需求分析、真值表建立、逻辑表达式推导、逻辑化简和电路实现等步骤加法器设计全加器全加器可以计算两个一位二进制数相2加，并考虑来自低位的进位输入，输出半加器结果为和（）与进位（）Sum Carry1半加器是只能计算两个一位二进制数相加的电路，输出结果为和（）与进Sum多位加法器位（）Carry多位加法器由多个全加器级联而成，可以计算多个位的二进制数相加，例如3位加法器、位加法器等48减法器设计半减器半减器是只能计算两个一位二进制数相减的电路，输出结果为差（）与借Difference1位（）Borrow全减器2全减器可以计算两个一位二进制数相减，并考虑来自低位的借位输入，输出结果为差（）与借位（）Difference Borrow加减运算器3加减运算器可以通过控制信号选择执行加法或减法运算，通常使用加法器和异或门来实现编码器和解码器二进制编码器1二进制编码器是将输入的多个信号编码成二进制代码的电路，例如编码器8-to-3解码器BCD2解码器是将输入的码解码成对应的十进制数字的电BCD BCD路，例如解码器驱动数码管显示数字7447BCD数据选择器（多路复用器）输入端数量选择端数量数据选择器（Multiplexer）是一种多路选择电路，它根据选择信号从多个输入信号中选择一个输出常见的有2-to-1选择器、4-to-1选择器等数据分配器（多路分配器）1-to-2分配器1-to-4分配器分配器将一个输入信号分配到两个输出端中的一个，由选择信号分配器将一个输入信号分配到四个输出端中的一个，由选择信号1-to-21-to-4决定输出端决定输出端数据分配器（）是一种多路分配电路，它根据选择信号将一个输入信号分配到多个输出端中的一个是数据选择器的反向操作Demultiplexer比较器设计位比较器多位比较器11位比较器比较两个1位二进制数的大小，输出结果为大于、等多位比较器比较两个多位二进制数的大小，输出结果为大于、等于或小于通常使用异或门和与非门实现于或小于可以使用多个1位比较器级联实现奇偶校验生成检查电路/奇校验1奇校验生成电路生成包含奇数个的校验码，奇校验检查电路检查接收1到的数据中的个数是否为奇数，用于检测数据传输中的错误1偶校验2偶校验生成电路生成包含偶数个的校验码，偶校验检查电路检查接收1到的数据中的个数是否为偶数，用于检测数据传输中的错误1算术逻辑单元（）ALU的基本结构ALU（）是计算机的核心部件，用于执行算术运算ALU ArithmeticLogic Unit和逻辑运算它通常包含加法器、减法器、乘法器、除法器、逻辑门等部件常见运算实现可以实现加法、减法、与、或、非、异或等运算通过控制信号选ALU择执行不同的运算时序逻辑电路定义和特点与组合逻辑的区别时序逻辑电路的输出不仅取决于当前时序逻辑电路与组合逻辑电路的主要的输入，还取决于电路之前的状态区别在于时序逻辑电路具有记忆功它具有记忆功能，需要时钟信号驱能，而组合逻辑电路没有记忆功能动时序逻辑电路需要时钟信号驱动，而组合逻辑电路不需要时钟信号驱动锁存器锁存器SR1锁存器是最基本的锁存器，由两个与非门或或非门SR交叉连接而成，具有置位（）和复位（）两Set Reset锁存器D个输入端但是存在输入无效状态2锁存器只有一个数据输入端（），当使能信号有效D D时，输出端跟随输入端的状态变化；当使能信号无Q D效时，输出端保持不变Q触发器触发器D触发器在时钟上升沿或下降沿触发，将输入端的状态锁存到D D输出端是数字电路中最常用的触发器Q触发器JK触发器具有置位、复位和翻转三种功能，可以通过控制输入JK端和的状态实现不同的功能J K触发器T触发器只有一个输入端（），当时钟上升沿或下降沿到来T T时，如果，则输出端的状态翻转；如果，则输出端T=1Q T=0Q的状态保持不变寄存器移位寄存器并行加载寄存器移位寄存器可以将数据位逐位移动，可1并行加载寄存器可以在一个时钟周期内以实现数据的串行输入和串行输出，或将多个数据位同时加载到寄存器中，通2者并行输入和并行输出常见的有左移常使用触发器实现D寄存器和右移寄存器计数器同步计数器同步计数器的所有触发器都使用同一个时钟信号，状态变化同时发生，具有速1度快的优点异步计数器2异步计数器的触发器不是使用同一个时钟信号，状态变化逐级传递，具有结构简单的优点状态机设计状态机Moore1状态机的输出只取决于当前状态，与输入无关状态机的输出与输入之间没有直接的逻辑Moore关系状态机Mealy2状态机的输出不仅取决于当前状态，还取决于当前的输Mealy入状态机的输出与输入之间存在直接的逻辑关系时序电路分析时序电路分析是理解时序电路工作原理的重要步骤，可以使用状态图和状态表来分析时序电路的状态变化和输出特性时序电路设计方法状态分配状态化简状态分配是将状态机的状态分配给二进制代码的过程，不同的状态状态化简是减少状态机状态数量的过程，可以使用状态等价性定理分配方案会影响电路的复杂度和性能或蕴含表法进行状态化简，简化电路设计时序电路设计包括状态定义、状态分配、状态化简、状态转移表建立、逻辑表达式推导和电路实现等步骤存储器随机访问存储器只读存储器RAMROM（）是一种可读可写的存储器，（）是一种只能读取数据的存储器，数RAM Random Access MemoryROM ReadOnly Memory可以随时访问任何存储单元，具有速度快的优点，但断电后数据据在生产时写入，断电后数据不会丢失常见的有PROM、会丢失常见的有和和SRAM DRAMEPROM EEPROM可编程逻辑器件可编程逻辑阵列可编程阵列逻辑1PLA2PAL（（PLA ProgrammableLogic PALProgrammable Array）是一种可以编程的逻）是一种可以编程的逻Array Logic辑器件，可以通过编程实现各辑器件，它的与阵列可以编种逻辑函数它的与阵列和或程，而或阵列是固定的PAL阵列都可以编程比PLA结构简单，速度更快现场可编程门阵列3FPGA（）是一种可以在现场编程的逻FPGA FieldProgrammable GateArray辑器件，它由可编程的逻辑单元和可编程的互连资源组成，可以实现各种复杂的数字电路数字系统设计流程需求分析需求分析是数字系统设计的第一步，需要明确系统的功能、性能、接口等要求功能设计功能设计是根据需求分析的结果，将系统分解成多个模块，并定义模块的功能和接口逻辑设计逻辑设计是使用逻辑门、触发器等基本逻辑单元实现模块的功能，并进行逻辑化简和优化物理设计物理设计是将逻辑设计的结果转换成具体的电路版图，并进行布局、布线等操作硬件描述语言简介简介Verilog VHDL是一种硬件描述语言（Verilog VHDLVHSIC Hardware（），用于描述数字电路的结构）也是一种硬HDL DescriptionLanguage和行为它具有语法简单、易于学习件描述语言，用于描述数字电路的结等优点，被广泛应用于数字电路设计构和行为它具有语法严谨、功能强和验证大等优点，被广泛应用于大型数字系统设计基础Verilog模块和端口1的基本单元是模块（），模块可以包含多个端Verilog module口（），用于与其他模块进行连接和通信port数据类型2支持多种数据类型，例如、、、Verilog wirereg integerreal等，用于表示不同的信号和数据运算符3支持多种运算符，例如算术运算符、逻辑运算符、Verilog关系运算符、位运算符等，用于进行各种运算行为级建模Verilog块always块是中用于描述电路行为的语句块，可以根据always Verilog时钟信号或其他条件触发执行语句if-else语句用于描述电路的条件行为，可以根据条件选择执行if-else不同的语句语句case语句用于描述电路的多路选择行为，可以根据不同的条case件选择执行不同的语句结构级建模Verilog门级建模数据流建模门级建模是使用的基本门元件Verilog1数据流建模是使用的Verilog assign（例如、、等）描述电路的and ornot语句描述电路的数据流，可以简洁地描2结构，可以精确地描述电路的连接关述电路的功能系时序约束建立时间建立时间是指在时钟上升沿或下降沿到来之前，数据信号必须保持稳定的时间如果1建立时间不满足要求，则可能导致数据锁存错误保持时间2保持时间是指在时钟上升沿或下降沿到来之后，数据信号必须保持稳定的时间如果保持时间不满足要求，则可能导致数据锁存错误时钟偏斜3时钟偏斜是指时钟信号到达不同触发器的时刻不同时钟偏斜会影响电路的性能和可靠性，需要进行优化时序分析静态时序分析1静态时序分析（）是一种不需要进行仿真的时序分析方法，它可以分析电路的所有可能路STA径，找出最坏情况下的时序延迟动态时序分析2动态时序分析（）是一种需要进行仿真的时序分析方法，DTA它可以分析电路在特定输入激励下的时序延迟时钟域设计单时钟域多时钟域时钟域是指使用同一个时钟信号的电路区域根据电路的时钟信号个数，可以分为单时钟域和多时钟域多时钟域设计需要进行时钟域交叉（CDC）处理，以保证数据的正确传输时钟树综合H树网格结构H树是一种常用的时钟树结构，它可以保证时钟信号到达各个触发器网格结构也是一种常用的时钟树结构，它可以提供更好的时钟信号质的路径长度相等，从而减小时钟偏斜量和抗噪声能力时钟树综合（）是指在物理设计阶段，根据电路的时序要求和物理约束，自动生成时钟树的过程时钟树的目的是保证时钟信号的质量和CTS减小时钟偏斜低功耗设计技术时钟门控多阈值动态电压频率调节CMOS时钟门控是一种常用的低功耗设计技多阈值CMOS（MTCMOS）是一种使用动态电压频率调节（DVFS）是一种根据术，它通过关闭不需要工作的模块的时不同阈值电压的MOS管的低功耗设计技系统的工作负载动态调节电压和频率的钟信号，从而降低功耗可以使用与门术，可以通过使用高阈值电压的MOS管低功耗设计技术，可以在保证性能的前或与非门实现时钟门控降低漏电流，从而降低功耗提下降低功耗电源管理电源门控1电源门控是一种将整个模块的电源关闭，彻底消除漏电流的低功耗技术，适用于长时间空闲的模块多电源域设计2多电源域设计将芯片划分成多个电源域，每个电源域使用不同的电压，可以根据需要关闭或降低某些电源域的电压，从而降低功耗噪声管理串扰地弹串扰是指信号线之间的电磁干地弹是指由于电源和地线上的电扰，会导致信号失真和延迟，影压波动引起的噪声，会导致电路响电路的性能和可靠性的逻辑错误和性能下降电源完整性电源完整性是指电源网络提供稳定电压的能力，良好的电源完整性可以降低噪声和提高电路的可靠性电磁兼容性（）设计EMC辐射发射辐射敏感性辐射发射是指电路向外辐射电磁波的辐射敏感性是指电路对外部电磁波的现象，需要采取措施降低辐射发射，敏感程度，需要采取措施提高抗辐射以避免干扰其他设备能力，以保证电路的正常工作测试设计扫描链设计1扫描链设计是一种常用的可测试性设计（）技术，它将触发DFT器连接成一条链，可以通过控制输入信号将数据移入或移出触发器，从而实现对电路的测试边界扫描2边界扫描是一种用于测试芯片之间互连的技术，它在芯片的DFT输入输出端口增加扫描单元，可以通过控制扫描单元进行互连测试内建自测试（BIST）3内建自测试（）是一种将测试电路集成到芯片内部的技BIST DFT术，可以实现对芯片的自测试，提高测试效率故障模型和故障检测卡死故障桥接故障延迟故障卡死故障是指电路中的某个节点始终为桥接故障是指电路中的两个节点短路的延迟故障是指电路中的信号延迟超过规0或1的故障，是数字电路中最常见的故故障，会导致逻辑错误格要求的故障，会导致电路性能下降障类型可制造性设计（）DFM填充和平坦化光刻校正填充是指在电路版图中添加填充图形，1光刻校正是指对光刻工艺进行优化，以以提高版图的密度和均匀性平坦化是提高电路的制造精度和良率包括光学2指对电路版图进行平坦化处理，以提高邻近校正（）等技术OPC光刻工艺的质量热管理热模型热模型是用于描述芯片内部温度分布的模型，可以通过热模型分析芯片的温度1分布和热阻散热设计散热设计是指通过使用散热器、风扇等散热措施，降低芯片的2温度，提高芯片的可靠性散热设计需要考虑芯片的功耗、封装类型、环境温度等因素封装技术引脚封装1引脚封装是指使用引脚将芯片连接到电路板上常见的引脚封装有、等DIP QFP球栅阵列（）BGA2球栅阵列（）是指使用焊球将芯片连接到电路板上封装具有引脚密度高、BGA BGA散热性能好等优点芯片级封装3芯片级封装（）是指将芯片直接封装在电路板上，可以减CSP小封装尺寸和提高性能系统级芯片（）设计SoC系统级芯片（SoC）是指将整个系统集成到一个芯片上SoC设计需要考虑IP核集成、总线结构、功耗管理、测试设计等因素异构集成

2.5D集成3D集成集成是指将多个芯片通过硅通孔（）连接到一个中间层集成是指将多个芯片堆叠在一起，并通过硅通孔（）连接

2.5D TSV3D TSV（）上集成可以提高芯片的互连密度和性能集成可以实现更高的互连密度和更小的封装尺寸interposer

2.5D3D异构集成是指将不同类型的芯片集成在一起，以实现更高的性能和功能常见的异构集成技术有集成和集成

2.5D3D存储器接口设计接口接口DDR SRAM（）接口是一种高速存储器接口，可以在（）接口是一种高速静态DDR DoubleData RateSRAM StaticRandomAccessMemory一个时钟周期内传输两次数据接口广泛应用于计算机、移存储器接口，具有速度快、功耗低等优点接口广泛应用DDR SRAM动设备等领域于高速缓存等领域高速串行接口1PCIe（）是一种高速串PCIe PeripheralComponent InterconnectExpress行接口，广泛应用于计算机、服务器等领域具有速度快、扩展PCIe性强等优点2USB（）是一种通用的串行接口，广泛应用于各种USB UniversalSerial Bus电子设备具有易于使用、即插即用等优点USB模拟数字接口-接口ADC（）接口用于将模拟信号转换为数字信ADC Analog-to-Digital Converter号接口的性能指标包括分辨率、采样率、线性度等ADC接口DAC（）接口用于将数字信号转换为模拟信DAC Digital-to-Analog Converter号接口的性能指标包括分辨率、采样率、线性度等DAC数字信号处理电路滤波器处理器FIR FFT（）滤（）处理FIR FiniteImpulse ResponseFFT FastFourier Transform波器是一种常用的数字滤波器，具有器用于计算离散傅里叶变换线性相位特性、易于实现等优点（DFT），是数字信号处理中常用的滤波器广泛应用于音频处理、图算法处理器广泛应用于频谱分FIR FFT像处理等领域析、图像处理等领域通信系统电路调制解调器1调制解调器（）用于将数字信号转换为模拟信号，以Modem便在模拟信道上传输，并将模拟信号转换为数字信号调制解调器广泛应用于电话通信、网络通信等领域编码解码器2编码解码器（）用于将模拟信号编码成数字信号，并解Codec码成模拟信号编码解码器广泛应用于音频处理、视频处理等领域图像处理电路图像压缩图像压缩是指减少图像数据量，以便于存储和传输常见的图像压缩算法有、等JPEG PNG特征提取特征提取是指从图像中提取有用的信息，例如边缘、角点、纹理等特征提取是图像识别、图像检索等应用的基础人工智能加速器神经网络处理单元张量处理单元神经网络处理单元（）是专门用于张量处理单元（）是专门用于加速NPU TPU1加速神经网络计算的硬件单元，可以提张量计算的硬件单元，可以提高深度学高神经网络的推理速度和效率广习模型的训练和推理速度广泛应NPU2TPU泛应用于图像识别、语音识别等领域用于自然语言处理、推荐系统等领域安全设计硬件加密模块硬件加密模块是用于对数据进行加密和解密的硬件单元，可以提供更高的安全1性和性能常见的硬件加密算法有、等AES RSA防篡改技术防篡改技术是用于防止电路被恶意修改的技术，可以提高电路2的安全性常见的防篡改技术有物理防篡改、逻辑防篡改等可靠性设计冗余设计1冗余设计是指在电路中增加额外的硬件或软件资源，以提高电路的可靠性常见的冗余设计技术有模块冗余、时间冗余等纠错编码纠错编码是指在数据中添加校验位，以便检测和纠正数据传输2中的错误常见的纠错编码有汉明码、循环冗余校验（）CRC等仿真和验证功能仿真形式验证仿真和验证是数字电路设计中重要的环节，用于验证设计的正确性和性能常见的仿真方法有功能仿真、时序仿真等常见的验证方法有形式验证、等价性检查等物理设计流程布局布线寄生提取布局是指将电路中的元件放置到芯片上的布线是指将电路中的元件用金属线连接起寄生提取是指从电路版图中提取寄生参过程布局需要考虑元件之间的连接关来的过程布线需要考虑信号完整性、电数，例如电阻、电容、电感等寄生参系、面积利用率、时序性能等因素源完整性、可制造性等因素数会影响电路的性能，需要在仿真和验证中进行考虑物理设计流程包括布局、布线、寄生提取、验证等步骤物理设计是数字电路设计的重要环节，直接影响芯片的性能、功耗和可靠性先进工艺节点设计考虑设计及以下工艺挑战FinFET7nm（）是一种新型的晶体管结及以下工艺面临着许多挑战，例如光刻难度增加、寄生效FinFET FinField-Effect Transistor7nm构，具有功耗低、性能高等优点FinFET已经成为先进工艺节点应增强、可靠性下降等需要采用新的设计技术和制造工艺来克的主流技术服这些挑战新兴技术量子计算电路类脑计算电路12量子计算电路是基于量子力学原理的电路，可以实现传统类脑计算电路是模仿人脑结构的电路，具有功耗低、容错计算机无法实现的功能量子计算电路是未来计算技术的性强等优点类脑计算电路是人工智能领域的重要发展方重要发展方向向数字设计工具链综合工具布局布线工具综合工具是将RTL代码转换为门布局布线工具是将门级网表转换级网表的工具综合工具需要考为电路版图的工具布局布线工虑时序约束、功耗约束、面积约具需要考虑信号完整性、电源完束等因素整性、可制造性等因素仿真工具仿真工具是用于验证设计正确性和性能的工具仿真工具可以进行功能仿真、时序仿真、功耗仿真等课程总结与展望关键知识点回顾本课程涵盖了数字电路设计的基础知识、设计方法和前沿技术，包括数字电路基础、组合逻辑电路、时序逻辑电路、存储器、可编程逻辑器件、数字系统设计流程、硬件描述语言、时序约束、低功耗设计、测试设计、可制造性设计等数字电路设计未来趋势数字电路设计的未来趋势包括低功耗设计、三维集成、异构集成、人工智能加速器、安全设计、可靠性设计等数字电路设计将朝着更高性能、更低功耗、更小尺寸、更高可靠性的方向发展。