《数字电子技术基础》课件

数字电子技术基础欢迎来到《数字电子技术基础》课程本课程将带领大家深入探讨数字电子技术的核心概念、基本原理及其广泛应用从最基础的数字逻辑到复杂的数字系统设计，我们将系统地学习数字电子技术的各个方面数字电子技术是现代信息技术的基石，也是计算机、通信、自动化等领域的重要支撑通过本课程的学习，你将掌握数字系统的分析与设计方法，为未来深入学习计算机系统、嵌入式系统等奠定坚实基础让我们一起开启数字世界的探索之旅！课程简介理论学习1课程涵盖数字逻辑基础、组合逻辑电路、时序逻辑电路、存储器和可编程逻辑器件等核心内容，帮助学生建立完整的数字电子技术知识体系实验实践2通过丰富的实验项目，包括逻辑门实验、组合电路设计、时序电路分析等，提升学生的动手能力和实践技能项目设计3结合实际应用场景，完成小型数字系统的设计与实现，培养学生的综合设计能力和创新思维课程目标创新应用能力能够设计创新数字系统1综合设计能力2掌握数字系统设计方法电路分析能力3能够分析各类数字电路基础理论掌握4理解数字电子技术原理通过本课程的学习，学生将掌握数字电子技术的基本概念和原理，培养数字电路的分析与设计能力学习结束后，学生应当能够独立分析各类数字电路的工作原理，设计并实现简单的数字系统，为后续嵌入式系统、计算机组成原理等课程的学习奠定坚实基础第一章数字逻辑基础数制与码制介绍二进制、八进制、十六进制等不同进位计数制，以及BCD码、格雷码等编码方式基本逻辑运算讲解与、或、非、异或、同或等基本逻辑运算及其性质逻辑代数基础介绍布尔代数的基本定律、公式，以及逻辑函数的表示方法第一章是数字电子技术的入门基础，我们将学习数字世界的语言——二进制系统，以及如何通过逻辑运算对数字信息进行处理这些基础知识是后续深入学习的关键，也是理解数字系统工作原理的基石数制与码制数制概念常用数制码制应用数制是一种记数方法，表示一组数字符数字电子技术中最常用的数制包括二进编码是将信息转换成离散符号的过程号和计数规则在电子技术中，我们经制（基数为2）、八进制（基数为8）、在数字系统中，不同的编码方式有不同常使用不同进位制的数制来表示和处理十进制（基数为10）和十六进制（基数的应用场景，如BCD码用于十进制数字信息为16）其中二进制是最基本的，因为的表示，格雷码用于位置编码，ASCII码电子电路基本上是工作在开和关两种用于字符表示等状态二进制、八进制、十六进制二进制八进制1Binary2Octal使用0和1两个数字符号，基数使用0-7共八个数字符号，基为2电子设备的基本工作模数为8每3位二进制数可以表式，可以直接对应电路的开关示为1位八进制数，便于二进状态例如1101₂表示十制数的简化表示例如15₈进制的13表示十进制的13十六进制3Hexadecimal使用0-9和A-F共16个符号，基数为16每4位二进制数可以表示为1位十六进制数，更加简洁在计算机编程和存储地址表示中广泛使用例如D₁₆表示十进制的13不同进制间的转换二进制转十进制十进制转二进制二进制与八进制、十六进制互转将二进制数的每一位乘以对应位权（2的使用除2取余法，将十进制数除以2，记二进制转八进制每3位二进制数对应1位幂），然后求和例如1011₂=1×2³+录余数，商继续除以2，直到商为0，然后八进制数；二进制转十六进制每4位二0×2²+1×2¹+1×2⁰=8+0+2+1=从下往上读取余数例如13₁₀除以2进制数对应1位十六进制数反之亦然，11₁₀的过程得到余数为1,0,1,1，因此13₁₀=将八进制或十六进制数的每一位转换为对1101₂应位数的二进制数常用编码码、格雷码BCD码Unicode码ASCII国际统一编码，可以表示世界上大格雷码Gray Code美国信息交换标准代码，用7位二进多数语言的文字和符号Unicode解码码BCD8421相邻两个数值之间只有一位二进制制数表示英文字母、数字和符号决了ASCII码无法表示多语言文字的二进制编码十进制数，用4位二进制数不同的编码例如3位格雷码序例如字母A的ASCII码为65十进问题，成为当代计算机系统的主要数表示一个十进制数字例如十列为000,001,011,010,110,111,制，二进制表示为1000001字符编码标准进制数27编码为00100111BCD101,100格雷码用于减少数据传ASCII码是早期计算机字符编码的基码便于十进制数在数字系统中的处输过程中的误差，常见于旋转编码础理和显示，广泛应用于数字显示设器等位置传感设备中备基本逻辑运算逻辑运算基础基本逻辑运算类型逻辑运算是数字电子技术的核心数字电子技术中的基本逻辑运算，它基于布尔代数，处理的是真包括与AND、或OR、非与假的二值逻辑在数字电路NOT、异或XOR、同或中，通常用高电平（如+5V）表XNOR等这些基本运算可以构示逻辑1，低电平（如0V）表成更复杂的逻辑功能，是设计数示逻辑0字电路的基础逻辑运算的应用逻辑运算广泛应用于控制电路、数据处理、数学运算等领域通过组合不同的逻辑运算，可以实现各种复杂的数字功能，如加法器、乘法器、比较器等与、或、非运算与运算或运算非运算AND ORNOT符号·或∧逻辑与运算要符号+或∨逻辑或运算只符号¬或⁻逻辑非运算将求所有输入均为1，结果才要有一个输入为1，结果就输入信号取反，输入为0则为1，否则为0为1，所有输入都为0时，输出为1，输入为1则输出结果才为0为0真值表0·0=0，0·1=0，1·0=0，1·1=1真值表0+0=0，0+1=1，真值表¬0=1，¬1=01+0=1，1+1=1物理含义相当于串联开关，物理含义相当于反向开关，所有开关闭合，电路才导通物理含义相当于并联开关，输入信号反转后输出任一开关闭合，电路就导通异或、同或运算输入A输入B异或A⊕B同或A⊙B0001011010101101异或运算XOR，符号为⊕，当两个输入不同时输出为1，相同时输出为0异或运算具有自反性，即A⊕A=0，A⊕0=A异或门在数字电路中广泛用于奇偶校验、二进制加法等操作同或运算XNOR，符号为⊙，是异或的取反，当两个输入相同时输出为1，不同时输出为0同或运算可以用来检测两个信号是否相等，在比较器电路中有重要应用逻辑代数基础基本运算变量与常量布尔代数的基本运算包括与、或、非，布尔代数中变量只有两个值0和1常可以通过这三种基本运算构造所有的逻12量也只有0和1两种辑函数对偶原理运算规则布尔代数中的对偶原理将逻辑表达式布尔代数有一套完整的运算规则和定律中的与和或互换，同时将0和1互43，如交换律、结合律、分配律等，用于换，得到的新表达式称为原表达式的对简化和变换逻辑表达式偶式布尔代数的基本公式0与的运算0任何变量与0的与运算结果为0:X·0=01与的运算1任何变量与1的与运算结果为该变量本身:X·1=X0或的运算0任何变量或0的结果为该变量本身:X+0=X1或的运算1任何变量或1的结果为1:X+1=1布尔代数还有许多其他重要公式，如吸收律X·X+Y=X和X+X·Y=X；德摩根定律¬X·Y=¬X+¬Y和¬X+Y=¬X·¬Y；自反律X·X=X和X+X=X；互补律X·¬X=0和X+¬X=1等这些基本公式是逻辑电路设计和简化的理论基础，掌握这些公式可以帮助我们更有效地设计和优化数字电路逻辑函数的表示方法真值表1列出所有输入变量组合及对应的函数值逻辑表达式2用逻辑运算符连接变量的代数式逻辑图3用逻辑门符号连接的图形表示卡诺图4用于逻辑函数化简的图形工具逻辑函数是描述输入与输出之间关系的数学表达式在数字电路设计中，常见的逻辑函数表示方法有真值表、逻辑表达式、逻辑图和卡诺图等真值表最为直观，列出了所有可能的输入组合及对应的输出值；逻辑表达式使用代数符号表示函数，便于运算和变换；逻辑图则直观地表示电路结构；卡诺图是一种强大的逻辑函数化简工具第二章逻辑门电路第二章将深入学习逻辑门电路，这是构建数字系统的基本单元我们将了解各种基本逻辑门的工作原理、符号表示、逻辑功能以及实际应用同时还将学习现代集成电路中常用的TTL和CMOS技术通过本章学习，学生将能够识别和使用各种逻辑门，并理解它们在实际电路中的应用方式逻辑门是数字电路的基本构建块，掌握它们的特性和应用对后续学习复杂数字系统至关重要基本逻辑门逻辑门定义逻辑门分类逻辑门特性逻辑门是实现基本逻辑运算的电子电路按功能可分为基本逻辑门（与门、或门逻辑门的关键特性包括传播延迟时间、，是构建数字系统的基本单元每种逻、非门）和复合逻辑门（与非门、或非功耗、噪声容限、扇入/扇出能力等这辑门都执行特定的逻辑函数，将一个或门、异或门、同或门）；按实现技术可些特性直接影响数字系统的性能、可靠多个输入信号转换为一个输出信号分为TTL门、CMOS门、ECL门等性和复杂性与门、或门、非门与门或门1AND Gate2OR Gate符号输入端有凸形箭头的矩形符号输入端有凹形箭头的矩形，执行逻辑与运算当所有输入，执行逻辑或运算当任意一个均为高电平时，输出才为高电平输入为高电平时，输出就为高电；任何一个输入为低电平，输出平；仅当所有输入均为低电平时就为低电平标准符号为，真，输出才为低电平标准符号为值表0·0=0，0·1=0，1·0=0，≥1，真值表0+0=0，0+1=1，1·1=1广泛应用于数据选择、1+0=1，1+1=1常用于信号合条件判断等场景并、多条件触发等场景非门3NOT Gate符号带小圆圈的三角形，执行逻辑非运算将输入信号取反，输入为高电平则输出低电平，输入为低电平则输出高电平标准符号为1，真值表¬0=1，¬1=0广泛用于信号反相、电平转换等场景与非门、或非门与非门或非门通用特性NAND GateNOR Gate与非门是与门后接一个非门，或非门是或门后接一个非门，与非门和或非门都是功能完备执行逻辑与非运算符号为输执行逻辑或非运算符号为输的逻辑门，仅用与非门或仅用出端带小圆圈的与门，标准符出端带小圆圈的或门，标准符或非门就可以实现任何逻辑函号为带圆圈当所有输入号为≥1带圆圈当所有输入数在实际集成电路中，与非均为高电平时，输出为低电平均为低电平时，输出为高电平门和或非门比基本逻辑门更常；任何一个输入为低电平，输；任何一个输入为高电平，输用，因为它们实现电路更简单出就为高电平出就为低电平，成本更低异或门、同或门异或门同或门应用场景XOR GateXNOR Gate异或门执行逻辑异或运算，当两个输入不同或门执行逻辑同或运算，当两个输入相异或门广泛应用于加法器、校验码生成器同时，输出为高电平；当两个输入相同时同时，输出为高电平；当两个输入不同时、比较器等电路中同或门常用于相等性，输出为低电平符号为带弧形输入线的，输出为低电平符号为输出端带小圆圈检测、奇偶校验等场合这两种门在数字或门，标准符号为=1真值表0⊕0=0的异或门，标准符号为=1带圆圈真值信号处理、密码学以及错误检测与纠正中，0⊕1=1，1⊕0=1，1⊕1=0表0⊙0=1，0⊙1=0，1⊙0=0，1⊙1=1有重要应用三态门三态门结构三种工作状态1具有使能控制输入的逻辑门高电平输出、低电平输出、高阻态2并行接口电路总线驱动应用4实现数据方向控制3多设备共享总线的关键组件三态门是具有三种输出状态的逻辑门高电平、低电平和高阻态当使能端有效时，三态门正常工作，输出高电平或低电平；当使能端无效时，输出呈高阻态，相当于电路断开三态门的特殊之处在于它可以断开与输出线的连接，这使得多个三态门的输出可以连接到同一条线上而不会产生冲突三态门在总线结构和并行接口电路中有广泛应用，是实现多设备数据共享的关键组件没有三态门，现代计算机的总线结构将难以实现门电路TTL基本原理系列TTL TTLTTL晶体管-晶体管逻辑是一种常见TTL系列包括标准TTL74系使用双极性结型晶体管BJT实列、低功耗TTL74L系列、肖现的数字逻辑电路技术标准特基TTL74S系列、低功耗肖特TTL电路使用+5V电源，逻辑1基TTL74LS系列等不同系列对应的电压范围为

2.4V-5V，逻在速度、功耗、驱动能力等方面辑0对应的电压范围为0V-

0.8V有所差异特性与应用TTLTTL电路的特点是速度较快、噪声容限较高，但功耗也较大TTL广泛应用于中速数字系统，如早期的计算机、工业控制设备等尽管现在CMOS技术更为普及，但TTL在某些特定应用中仍有其优势门电路CMOS基本原理CMOSCMOS互补金属氧化物半导体使用互补对称结构的P沟道和N沟道MOS场效应晶体管实现逻辑功能其特点是静态功耗极低，仅在状态切换时消耗大量功率结构CMOS典型CMOS逻辑门包含上拉网络PMOS晶体管和下拉网络NMOS晶体管，在任何逻辑状态下，其中一个网络导通而另一个截止，形成从VDD到输出或从输出到地的低阻抗路径特性CMOSCMOS的主要特点包括低静态功耗、高集成度、良好的噪声容限、较宽的工作电压范围等这些特性使CMOS成为现代数字集成电路的主流技术应用CMOSCMOS广泛应用于各类数字设备，从简单的逻辑门到复杂的微处理器、存储器等特别是在便携式和低功耗设备中，CMOS技术的优势尤为明显第三章组合逻辑电路组合逻辑功能单元组合逻辑电路设计学习典型的组合逻辑功能单元，组合逻辑电路分析根据功能需求设计组合逻辑电路如编码器、译码器、数据选择器组合逻辑电路概念通过逻辑表达式和真值表分析组，使用布尔代数和卡诺图等工具、加法器等组合逻辑电路是输出仅取决于当合逻辑电路的功能和特性，确定优化电路结构前输入组合的电路，没有记忆功输入与输出之间的关系能，不依赖于以前的输入状态组合逻辑电路的概念基本定义基本特征与时序电路的区别组合逻辑电路是一种在任何时刻，其输组合逻辑电路的关键特征包括

1.无记组合逻辑电路与时序逻辑电路的主要区出仅取决于当前输入组合的数字电路忆功能，不存储历史状态

2.输出完全由别在于组合逻辑电路无记忆功能，输这类电路不具有存储能力，不保存历史当前输入决定

3.无反馈路径，信号只能出仅由当前输入决定；而时序逻辑电路状态信息，因此同样的输入组合总是产单向流动

4.可通过真值表完整描述电路具有存储单元，其输出不仅取决于当前生相同的输出结果行为输入，还取决于电路的内部状态组合逻辑电路的分析方法确定电路功能单元1识别电路中的基本逻辑门和功能单元，明确各单元的逻辑功能这一步需要熟悉各种逻辑门符号和常用功能单元的结构，如编码器、译码器、多路选择器等建立输入与输出的关系2分析信号在电路中的流动路径，确定输入信号如何通过各功能单元最终影响输出可以从输入端开始向前分析，也可以从输出端开始向后推导推导逻辑表达式3根据电路结构推导出描述输出与输入关系的逻辑表达式这一步通常需要应用布尔代数的法则和定理，逐步化简复杂表达式，得到更简洁的形式绘制真值表4根据逻辑表达式或直接分析电路，列出所有可能的输入组合及对应的输出值，形成完整的真值表真值表是组合逻辑电路功能的最直观表示组合逻辑电路的设计方法分析设计要求明确电路的功能需求，确定输入变量、输出变量的数量和含义这一步需要将实际问题转换为逻辑关系的描述，明确各种输入条件下应有的输出结果建立真值表根据设计要求列出所有可能的输入组合及对应的期望输出值真值表是电路设计的起点，完整地描述了输入与输出之间的函数关系推导逻辑表达式从真值表推导出逻辑函数表达式，通常先写出最小项表达式或最大项表达式，再进行化简这一步可以采用代数化简法或图形化简法逻辑函数化简使用卡诺图、奎因-麦克拉斯基方法等工具对逻辑函数进行化简，得到最简表达式化简的目的是减少逻辑门的数量，降低电路复杂度和成本电路实现根据化简后的逻辑表达式，使用基本逻辑门或中规模集成电路MSI元件实现电路可根据实际需求选择不同的实现技术和元件卡诺图化简二变量卡诺图三变量卡诺图四变量卡诺图二变量卡诺图是2×2的方格阵列，四个方三变量卡诺图是2×4的方格阵列，八个方四变量卡诺图是4×4的方格阵列，十六个格分别对应变量A、B的四种组合相邻方格分别对应变量A、B、C的八种组合在方格分别对应变量A、B、C、D的十六种格中的最小项只有一个变量的取值不同卡诺图中，相邻方格（包括首尾相接的方组合卡诺图化简的基本原理是找出包含合并形成的最简表达式每一项对应卡诺图格）中的最小项只有一个变量的取值不同2的幂次个1的最大矩形区域，每个区域对中一个圈（包含2^n个相邻的1），这使得我们可以通过合并相邻的1来消应一个乘积项，合并这些项得到最简表达除变量式编码器基本概念常见类型1将多路输入转换为二进制码一般编码器和优先编码器2集成电路应用场景474LS148等典型芯片3键盘扫描、中断处理等编码器是一种将2^n个输入信号编码成n位二进制代码的组合逻辑电路最基本的编码器是一般编码器，它要求同一时刻只能有一个输入为有效，如8线-3线编码器有8个输入（000到111）和3个输出（表示0到7）优先编码器则允许同时有多个输入为有效，但只编码优先级最高的那个输入编码器广泛应用于数字系统中的各种场景，如键盘扫描、中断优先级处理、指令译码等常用的集成电路编码器包括74LS14710-

4、74LS1488-3等译码器译码器是编码器的逆操作，将n位二进制代码转换为2^n个输出信号的组合逻辑电路典型的译码器有n个输入和2^n个输出，每次只有一个输出线为有效，对应于输入二进制代码的值译码器常见类型包括线性译码器（如2-4译码器、3-8译码器）和树形译码器大多数译码器还具有使能输入，用于控制译码器的工作状态当使能有效时，译码器正常工作；当使能无效时，所有输出都处于无效状态译码器广泛应用于存储器地址译码、数据通路选择、显示驱动等场合常用的集成电路译码器包括74LS1383-

8、74LS1392-

4、74LS1544-16等数据选择器基本原理常见类型12数据选择器MUX，也称多路常见的数据选择器有2选复用器，是一种能够在多个输12:

1、4选14:

1、8选入信号中选择一个传输到输出18:1和16选116:1等较大端的组合逻辑电路它有2^n规模的选择器可由小规模选择个数据输入线、n个选择输入器级联实现多数数据选择器线和1个输出线选择输入的还具有使能输入，控制选择器二进制值决定哪个数据输入被的工作状态传送到输出端应用场景3数据选择器广泛应用于数据传输、信号切换、逻辑函数实现等场合特别值得一提的是，任何n变量的逻辑函数都可以用一个2^n-1选1的数据选择器和一些基本门电路来实现数值比较器相等比较大小比较集成比较器检测两个二进制数是否相等最基本的方判断一个二进制数是否大于另一个比较74LS85是典型的4位数值比较器，可比较式是使用异或门比较对应位，然后用与门从最高位开始，若当前位不同，则高位为两个4位二进制数的大小关系它有扩展判断所有位是否都相等对于n位二进制1的数较大；若当前位相同，则继续比较功能，可通过级联实现更多位数的比较数，需要n个异或门和一个n输入与门次高位，以此类推此外，74LS682/74LS684等芯片可实现8位相等比较功能加法器半加器全加器半加器是最基本的加法单元，可全加器在半加器基础上增加了处以实现两个一位二进制数相加，理低位进位的能力，可以实现两但不能处理来自低位的进位半个一位二进制数及一个进位的相加器有两个输入A和B和两个输加全加器有三个输入A、B和进出和S和进位C，可以使用一个位输入Cin和两个输出和S和进位异或门和一个与门实现输出Cout，可以用两个半加器和一个或门实现并行加法器并行加法器由多个全加器组成，可以同时实现多位二进制数的相加n位并行加法器有2n个数据输入两个n位二进制数、1个进位输入、n个和输出和1个进位输出典型的集成电路加法器有74LS834位和74LS2834位等第四章时序逻辑电路第四章将学习时序逻辑电路，这类电路的输出不仅取决于当前输入，还取决于电路的历史状态时序逻辑电路是数字存储、计数、序列发生等功能的基础，在数字系统中有着广泛应用我们将首先了解时序逻辑电路的基本概念和特点，然后深入学习其核心元件——触发器，包括RS触发器、JK触发器、D触发器和T触发器等通过本章学习，学生将能够理解和分析各种时序逻辑电路的工作原理和行为特性时序逻辑电路的概念基本定义基本组成分类时序逻辑电路是一种在任何时刻，其输时序逻辑电路通常由组合逻辑电路和存按工作方式可分为同步时序电路和异步出不仅取决于当前输入，还取决于电路储元件（如触发器）组成组合逻辑部时序电路同步电路中，状态变化受时的历史状态即先前输入序列的数字电路分负责处理当前输入和当前状态；存储钟信号控制，所有触发器同时改变状态这类电路具有存储功能，能够记忆过元件则保存电路的状态信息输入信号；异步电路中，状态变化由输入信号直去的输入状态、现态和组合逻辑共同决定下一状态和接触发，不依赖统一的时钟输出锁存器基本概念基本类型锁存器是最基本的存储单元，能够保持常见的锁存器包括SR锁存器、D锁存器一位二进制信息直到接收到新的控制信、JK锁存器等SR锁存器是最基本的类12号它是电平触发的，只要控制信号保型，由两个交叉耦合的与非门或或非门持有效，输出就可能随输入变化构成应用场景工作特点锁存器主要用于需要电平控制的简单数锁存器的关键特点是电平敏感——只要使据保持场合，如数据缓冲、状态指示等43能信号有效，输出就可能随输入变化，在同步时序系统中，通常更倾向于使这使得其在某些应用中存在时序问题用边沿触发的触发器触发器RSS RQt+1Q̄t+1状态描述00Qt Q̄t保持0101复位1010置位11××禁用不确定状态RS触发器是最基本的触发器类型，有两个输入（置位S和复位R）和两个互补输出（Q和Q̄）当S=1，R=0时，输出Q被置为1（置位）；当S=0，R=1时，输出Q被置为0（复位）；当S=R=0时，触发器保持现有状态；当S=R=1时，触发器进入不确定状态，这是RS触发器的一个主要缺陷RS触发器可以通过两个与非门或两个或非门交叉耦合实现带时钟控制的RS触发器增加了一个控制输入，只有在时钟有效时才响应S和R输入的变化触发器JK基本结构工作原理应用场景JK触发器有两个输入（J和K）、一个时钟JK触发器的工作方式类似于RS触发器，但JK触发器比RS触发器功能更强大，可以完输入（CLK）和两个互补输出（Q和Q̄）增加了翻转功能J=1，K=0时，输出Q=1成所有基本的时序逻辑功能它广泛应用它解决了RS触发器S=R=1时的不确定状态（置位）；J=0，K=1时，输出Q=0（复位于计数器、寄存器、序列发生器等电路中问题，当J=K=1时，触发器翻转当前状态）；J=K=0时，保持现有状态；J=K=1时通过简单的外部连接，JK触发器可以配，这是JK触发器的特有功能，输出Q翻转Q̄→Q置为D触发器或T触发器触发器D工作原理基本结构1输出跟随输入，克服了RS触发器的不确定问题只有一个数据输入D2应用场景时序特性43数据存储、寄存器、状态保持输出在时钟上升沿跟随D输入D触发器Data或Delay触发器是最常用的触发器类型，结构简单，具有一个数据输入D、一个时钟输入CLK和互补输出Q/Q̄D触发器工作原理简单在时钟有效边沿通常是上升沿，输出Q直接等于输入D的值；在其他时间，输出保持不变D触发器的主要优点是消除了RS触发器和JK触发器的不确定状态问题，使用便捷，适合存储单比特数据D触发器是构建寄存器、移位寄存器、计数器等时序电路的基础元件典型的D触发器集成电路有74LS74双D触发器等触发器T基本结构1只有一个翻转控制输入T工作原理2T=1时输出翻转，T=0时保持状态实现方式3通常由JK或D触发器外接电路实现应用场景4主要用于二进制计数器和分频电路T触发器Toggle触发器是一种具有翻转功能的触发器，有一个输入T、一个时钟输入CLK和互补输出Q/Q̄T触发器工作原理在时钟有效边沿，当T=1时，输出Q翻转0→1或1→0；当T=0时，输出保持不变T触发器通常不作为独立的集成电路生产，而是通过其他类型触发器如JK触发器配置实现将JK触发器的J和K输入连接在一起作为T输入，即可得到T触发器；也可将D触发器的输出Q通过一个异或门反馈到D输入，异或门的另一输入作为T主从触发器主从结构主从触发器由两个触发器级联组成主触发器和从触发器主触发器在时钟高电平时接收输入并改变状态；从触发器在时钟下降沿锁存主触发器的状态并传输到输出工作原理主从触发器的工作分两个阶段采样阶段（时钟高电平），此时主触发器跟随输入变化；锁存阶段（时钟低电平），此时从触发器锁存主触发器状态并输出，而主触发器与输入隔离特点优势主从结构解决了简单触发器中的竞争冒险问题，防止输出变化在同一时钟周期内返回影响输入这种设计使得触发器更稳定，特别适合于构建同步时序系统边沿触发器基本概念工作原理12边沿触发器是一种只在时钟信边沿触发器内部通常包含多个号的特定边沿（上升沿或下降锁存级和边沿检测电路边沿沿）响应输入变化的触发器检测电路产生一个很窄的脉冲它与电平触发的锁存器不同，，只在时钟边沿时刻允许数据边沿触发器只在时钟的瞬时跳通过第一级锁存；之后，无论变时刻采样输入，其余时间输输入如何变化，都不会影响后出保持不变，即使输入发生变续级的状态，直到下一个时钟化边沿到来应用优势3边沿触发器是现代同步数字系统的基础，相比电平触发器，它减少了时序冲突，提高了系统的可靠性和速度几乎所有现代集成电路触发器都是边沿触发的，如74系列的D触发器、JK触发器等第五章时序逻辑电路分析与设计第五章将深入探讨时序逻辑电路的分析与设计方法我们将学习如何通过状态图和状态表描述时序系统的行为，如何分析现有时序电路的功能，以及如何根据需求设计新的时序电路本章还将介绍两种典型的时序逻辑功能单元计数器和移位寄存器这些单元是许多数字系统的重要组成部分，具有广泛的应用通过本章学习，学生将能够理解和掌握时序逻辑电路的设计方法和应用技巧同步时序电路分析确定电路结构1识别电路中的存储元件（触发器）和组合逻辑部分，确定它们之间的连接关系对于触发器，需要明确其类型和时钟控制方式；对于组合逻辑，需要分建立状态表状态图析其功能2/根据电路结构推导出状态转换关系，形成状态表或状态图状态表列出当前状态、输入和下一状态、输出之间的对应关系；状态图则以图形方式表示这状态化简3种关系对于复杂电路，可能存在等价状态，可以通过状态化简方法（如状态合并法）减少状态数量，简化分析过程状态化简不改变电路功能，但可以使分析功能描述结果更加清晰4最后，根据状态表/状态图，描述电路的整体功能和行为特性这一描述应当能够明确说明电路在各种输入序列下的响应方式，以及电路可能的应用场景状态图和状态表状态图状态表相互转换状态图是描述时序电路行为的图形工具，状态表是状态图的表格形式，通常包含当状态图和状态表可以相互转换从状态图由节点（表示状态）和有向边（表示状态前状态、输入、下一状态和输出四个部分转为状态表时，需为每个状态编号，然后转换）组成每个状态节点通常标注状态对于每种可能的当前状态和输入组合，列出所有状态-输入组合的下一状态和输出名称和输出值；每条状态转换边标注触发状态表列出相应的下一状态和输出值状；从状态表转为状态图时，先绘制状态节该转换的输入条件状态图直观地表示了态表形式更规范，便于进一步的数学处理点，然后根据状态表添加状态转换边和标时序系统的动态行为注时序电路设计方法需求分析明确电路的功能需求，确定输入、输出信号及其含义在这一阶段，需要将实际问题转化为明确的时序行为描述，这通常是设计过程中最具挑战性的一步状态定义与转换确定系统需要的状态数量，定义每个状态的含义，并确定在各种输入条件下的状态转换规则这一步通常表现为绘制状态图或填写状态表状态编码为每个状态分配唯一的二进制编码，确定触发器的数量和类型状态编码方式包括顺序编码、格雷码编码、一热码编码等，不同编码方式对电路复杂度和可靠性有不同影响逻辑函数推导根据状态表，推导出触发器的激励方程和输出方程这些方程描述了下一状态和输出如何依赖于当前状态和输入，是实现电路的直接依据电路实现根据逻辑函数，使用触发器和组合逻辑门实现电路可以使用分立元件，也可以使用可编程逻辑器件（如CPLD、FPGA）或专用集成电路计数器基本概念主要分类应用场景计数器是一种能够按预定序列计数的时按计数方式二进制计数器、十进制计计数器广泛应用于数字系统中，如频率序逻辑电路，由多个触发器和必要的组数器、格雷码计数器等按计数方向加计、定时器、分频器、地址生成器等合逻辑电路组成每个时钟脉冲到来时法计数器、减法计数器、可逆计数器按在计算机系统中，计数器是产生时序控，计数器状态按特定规则变化，通常是同步方式同步计数器、异步级联计数制信号的重要元件典型的计数器集成递增或递减器按功能特性普通计数器、预置计数电路有74LS90十进制、74LS93二进器、可编程计数器等制、74LS193可逆等移位寄存器基本结构主要类型1由级联的触发器构成，数据按时钟节拍移动串入串出、串入并出、并入串出、并入并出2典型应用特殊功能4数据缓冲、延时线、序列生成器3循环移位、计数功能、串并转换移位寄存器是一种能够存储和移动数据的时序逻辑电路，由多个触发器（通常是D触发器）级联组成每个时钟脉冲到来时，数据从一个触发器移动到下一个触发器，实现数据的移位操作移位寄存器按数据输入和输出方式可分为四种基本类型串入串出SISO、串入并出SIPO、并入串出PISO和并入并出PIPO此外，还有一些特殊功能的移位寄存器，如循环移位寄存器、双向移位寄存器、通用移位寄存器等第六章半导体存储器只读存储器随机存取存储器存储器组织ROM RAM存储固定数据的非易失性存储器，常用于存可读写的临时数据存储器，断电后数据丢失存储器按字和位组织，具有地址线、数据线储程序和固定参数类型包括掩模ROM、分为静态RAMSRAM和动态RAMDRAM和控制线存储容量=字数×字长，如1K×8表PROM、EPROM、EEPROM和Flash等两大类RAM是计算机系统中主要的数据存示1024个8位字储单元半导体存储器是数字系统中存储数据和程序的重要部件，本章将介绍各种类型存储器的结构、工作原理和应用特点我们将了解ROM和RAM的内部结构、存取时序，以及在数字系统中的应用方法通过本章学习，学生将能够选择合适的存储器类型满足不同系统需求只读存储器（）ROM掩模可编程1ROMMROM2ROMPROM在制造过程中通过掩模确定内容的ROM，内容固定不可更改成出厂时内容为空，用户可通过特殊设备一次性写入数据，写入后本低但制造周期长，适合大批量生产早期计算机的BIOS和游戏不可更改PROM使用熔丝技术，通过烧断熔丝实现数据写入，机卡带常使用MROM操作简单但不可逆可擦除可编程电可擦除可编程3ROMEPROM4ROMEEPROM/Flash数据可通过紫外线擦除后重新编程EPROM芯片有透明石英窗，可通过电信号擦除和重写的非易失性存储器EEPROM支持字节通过紫外线照射20-30分钟可擦除全部内容擦除后可重新写入级擦除，Flash支持块级擦除但密度更高现代电子设备中，，但擦除过程不够方便Flash广泛应用于存储固件、程序和大容量数据随机存取存储器（）RAM基本概念类型RAM随机存取存储器RAM是一种可读写RAM主要分为两大类静态的临时数据存储器，其特点是存取任RAMSRAM和动态RAMDRAM意地址的数据所需时间相同即随机SRAM使用双稳态触发器存储数据，存取RAM是易失性存储器，断电速度快但成本高、集成度低；DRAM后所存数据丢失在计算机系统中，使用电容存储数据，需要定期刷新，RAM主要用作主存储器，存放操作系速度较慢但成本低、集成度高此外统、应用程序和数据，还有特殊用途的RAM，如双端口RAM、内容寻址存储器CAM等特性RAMRAM的关键性能指标包括容量、速度存取时间、功耗和接口类型现代SRAM的存取时间通常为几纳秒，主要用于CPU缓存和高速缓冲区；DRAM存取时间几十纳秒，主要用于主存储器RAM的接口技术也在不断发展，如SDRAM、DDRSDRAM、GDDR等静态和动态RAM RAM静态动态RAMSRAM RAMDRAM存储结构每个存储单元由6个晶体管组成的触发器实现数据保存储结构每个存储单元由一个晶体管和一个电容组成数据保持只要有电源，数据就能稳定保持，不需要刷新读写速度持由于电容放电，数据会逐渐衰减，需要定期刷新通常2-高速，典型存取时间为1-10ns集成度较低，每个存储单元占64ms一次读写速度中等，典型存取时间为50-100ns集成度用面积大功耗静态功耗较高，但不需刷新功耗应用场景高高，单元结构简单，占用面积小功耗静态功耗低，但刷新速缓存、寄存器文件、小容量高速缓冲区操作会增加功耗应用场景主存储器、大容量数据存储、图形存储器第七章可编程逻辑器件概述PLD CPLD FPGA可编程逻辑器件PLD是一种可由用户编程复杂可编程逻辑器件CPLD由多个宏单元现场可编程门阵列FPGA由查找表LUT配置内部连接和功能的集成电路相比传组成，每个宏单元包含与或阵列和触发器、触发器和可编程互连网络组成，结构更统的固定功能集成电路，PLD具有灵活性CPLD特点是结构规整、延迟确定、功耗加灵活FPGA特点是容量大、并行处理高、开发周期短、可重复编程等优势，已较高、适合中等规模逻辑设计典型应用能力强、功耗较低、适合复杂设计广泛成为现代数字系统设计的主要技术之一包括地址解码、控制逻辑、接口电路等应用于原型验证、信号处理、算法加速、高性能计算等领域可编程逻辑器件概述基本概念发展历程可编程逻辑器件是一种硬件电路，其内从简单的PAL和GAL，到复杂的CPLD和部逻辑功能和连接方式可通过编程确定FPGA，可编程逻辑技术经历了多代发12用户可根据需求自定义数字电路的功展，容量和性能不断提升，已成为数字能，实现灵活的硬件设计系统设计的主流技术应用领域技术特点PLD广泛应用于通信、工业控制、消费与ASIC相比，PLD开发周期短、成本低电子、医疗设备、航空航天等领域，承

43、可重复编程；与单片机相比，PLD执担数字逻辑控制、信号处理、协议转换行速度快、并行处理能力强、实时性好等功能和CPLD FPGA特性CPLDFPGA基本架构宏单元+AND-OR阵列查找表LUT+触发器+互连容量几千到几万门几万到数百万门速度延迟确定，较低抖动延迟与布局相关，可能有较高抖动功耗静态功耗较高动态功耗较高，静态功耗较低资源利用率较高较低配置时间快，支持上电即用慢，需要从外部加载配置典型应用控制逻辑、接口电路数据处理、算法加速CPLD和FPGA是两种主要的可编程逻辑器件类型，各有特点和适用场景CPLD结构相对简单规整，适合实现控制逻辑和时序要求严格的电路；FPGA结构灵活，资源丰富，适合实现复杂的数据处理和算法加速功能硬件描述语言（）简介HDL基本概念主要语言1HDL2HDL硬件描述语言是一种用于描述数字目前应用最广泛的HDL语言是系统结构和行为的编程语言，可以VHDL和VerilogVHDL起源于美在不同抽象层次上表达硬件设计，国国防部项目，语法严谨，类似包括系统级、寄存器传输级、门级Ada语言；Verilog起源于商业开发等HDL不同于一般编程语言，它，语法简洁，类似C语言两种语描述的是并行执行的硬件电路，而言各有优缺点，在工业界都有广泛非顺序执行的软件程序应用近年来，SystemVerilog、CHISEL、SpinalHDL等新型HDL也逐渐得到关注设计流程3HDL典型的HDL设计流程包括需求分析→HDL编码→功能仿真→综合→布局布线→时序仿真→配置下载→硬件测试现代EDA工具提供了完整的设计环境，支持这一流程的自动化执行这一流程大大提高了数字系统设计的效率和可靠性第八章数模转换与模数转换数模转换模数转换转换特性与评价DAC ADC数模转换是将数字信号转换为模拟信号模数转换是将模拟信号转换为数字信号数模转换和模数转换的关键性能指标包的过程数模转换器DAC是实现这一功的过程模数转换器ADC是实现这一功括分辨率、精度、线性度、转换速率能的电子电路，将二进制数字代码转换能的电子电路，将连续变化的模拟信号、建立时间等不同应用对这些指标有为对应的模拟电压或电流DAC广泛应采样并量化为离散的数字代码ADC是不同要求，需要根据具体需求选择合适用于音频播放、视频显示、自动控制等信号处理、数据采集、测量仪器等系统的转换器领域的关键组件数模转换器（）DAC加权电阻梯形网络型DAC R-2R DACPWM DAC加权电阻DAC使用与二进制位权重成比例R-2R梯形网络DAC使用仅有两种阻值R和脉宽调制PWM型DAC通过控制脉冲宽度的电阻网络，将数字输入转换为对应的模2R的电阻网络，结构规整，易于制造，，产生平均值等于目标模拟值的PWM信号拟电压结构简单，但高位权重电阻值大精度高它是最常用的DAC结构之一，广，然后通过低通滤波器得到模拟输出结，制造困难，精度有限实际应用中多用泛应用于中高精度场合，如音频处理、精构简单，适合嵌入式系统和低成本应用，于低分辨率场合密仪器等但速度和精度有限模数转换器（）ADC逐次逼近型ADC逐次逼近型ADC采用二分搜索策略，从最高位开始，逐位比较并确定每一位的值这种ADC结构简单，转换速度中等，分辨率可达16位以上，是应用最广泛的ADC类型之一闪烁型ADC闪烁型ADC使用2^n-1个比较器同时比较输入电压与参考电压，能够在一个时钟周期内完成转换这种ADC速度极快，但硬件复杂度高，功耗大，通常用于高速低分辨率应用，如视频处理积分型ADC积分型ADC通过测量电容充电或放电所需时间来确定输入电压这种ADC结构简单，成本低，抗噪性能好，但速度较慢，常用于精密测量仪器和工业控制中Sigma-Delta ADCSigma-Delta ADC通过过采样和噪声整形技术，以较低的硬件复杂度实现高分辨率转换这种ADC分辨率高，抗噪性能好，但速度较慢，适合音频处理和高精度传感器接口等应用常见和电路DAC ADC典型分辨率位最大采样率MSPS不同类型的DAC和ADC有各自的特点和适用场景逐次逼近型ADC平衡了速度和分辨率，适合多种应用；闪烁型ADC速度极快，适合高速采样；Sigma-Delta ADC分辨率高，适合精密测量；R-2R DAC精度高，适合中高精度应用；PWM DAC简单经济，适合低成本场合在实际系统设计中，需要根据应用需求的速度、精度、功耗等因素，选择合适的转换器类型此外，还需要考虑采样保持电路、滤波器、参考电压源等外围电路，确保转换系统的整体性能课程总结与展望数字系统集成与应用将所学知识融合应用于实际系统1新型器件与技术2PLD、SoC、FPGA等先进技术应用系统设计方法3组合电路与时序电路的分析设计基础知识与原理4数制、逻辑代数、逻辑门电路通过本课程的学习，我们掌握了数字电子技术的基本理论和应用方法，从最基础的数制和逻辑代数，到各类组合逻辑电路和时序逻辑电路，再到存储器和数模转换技术，系统地了解了数字电子技术的内涵和外延数字电子技术是一个不断发展的领域，新的设计方法、器件和应用不断涌现未来，随着集成电路技术的进步和新型计算架构的出现，数字系统将变得更加高效、智能和多样化希望同学们能够在本课程学习的基础上，继续深入探索，为数字技术的发展和应用贡献力量。