《数字逻辑》课件：计数器原理与设计

数字逻辑计数器原理与设计课程概述课程目标学习内容12掌握计数器基本原理及设计各类计数器电路结构及应用方法场景重要性计数器基础定义功能应用领域能按预定序列变化状记录输入时钟脉冲个时钟、定时器、频率态的时序逻辑电路数计等计数器的分类同步计数器异步计数器所有触发器共用一个时钟信号时钟信号依次触发各级触发器其他类型环形计数器、计数器等特殊功能计数器Johnson计数器的基本组成组合逻辑电路2决定状态转换方式触发器1存储状态的基本单元时钟信号驱动状态变化的脉冲3触发器回顾触发器触发器触发器触发器RS DJK T基本的存储单元，有置位数据触发器，存储单一输功能最完善的触发器，可翻转触发器，用于计数器和复位功能入信号的状态实现置位、复位和翻转的基本单元异步计数器工作原理前一级触发器的输出作为后一级的时钟输入优缺点电路简单，但有累积延时问题应用场景低速应用，如简易计时器异步二进制计数器示例位异步计数器时序图分析2由两个触发器级联组成显示状态变化的时间关系T异步二进制计数器示例（续）位异步计数器4由四个触发器级联构成T状态转换依次经过0000→0001→...→1111最大计数可计数个状态2^4=16同步计数器工作原理优缺点应用场景123所有触发器同时接收时钟信号无累积延时问题，但电路较复杂高速应用，如频率计数器同步二进制计数器示例逻辑电路图位同步计数器2包含控制逻辑和触发器两个触发器共用时钟信号同步二进制计数器示例（续）当前状态下一状态输出Q1Q0=00010Q1Q0=01100Q1Q0=10110Q1Q0=11001同步与异步计数器比较速度复杂度同步计数器速度更快异步计数器结构更简单12功耗43可靠性异步计数器功耗较低同步计数器更可靠可逆计数器定义工作原理可以实现正向和反向计数的电通过控制信号选择计数方向路应用场景电机控制、物体计数等场景可逆计数器设计示例位可逆计数器逻辑电路图2包含上下计数控制输入触发器与方向控制逻辑JK可逆计数器设计示例（续）状态转换表计数方向当前状态下一状态上0001上1100下0011下0100时序图分析显示上下计数的波形变化十进制计数器码介绍设计原理应用场景BCD用位二进制表示十个数字达到后进位并重置为数字显示器、时钟电路40-990十进制计数器设计示例二进制实现逻辑电路图使用四位二进制计数器加解码器包含计数逻辑和复位电路十进制计数器设计示例（续）状态转换表当前状态下一状态000000001110008100191001900000波形图分析显示十进制计数时序任意进制计数器设计思路实现方法应用例子123通过检测特定状态实现复位组合逻辑电路控制计数范围特定模数分频、时序控制任意进制计数器设计示例进制计数器逻辑电路图5计数范围为的电路包含计数和复位逻辑0-4任意进制计数器设计示例（续）状态转换表000→001→010→011→100→000波形图分析显示进制计数时序5复位条件当计数到时复位为10040000环形计数器工作原理2单个在触发器间循环移动1定义1只有一位为，其余为的循环计数10器应用场景状态机、数据选择器3环形计数器设计示例位环形计数器结构简单，只需个触发器首尾相连44D环形计数器设计示例（续）状态转换表当前状态下一状态1000010001000010波形图分析00100001单个在各位间循环移动100011000计数器Johnson定义工作原理12移位寄存器的最后一位输出和的波形依次传递和反01取反后反馈转区别3比环形计数器状态数多一倍计数器设计示例Johnson位计数器使用个触发器，末位反馈到首位4Johnson4D计数器设计示例Johnson（续）初始状态10000中间状态21000→1100→1110→1111→

0111...循环周期3位计数器有个状态n Johnson2n计数器的时序设计建立时间1触发器锁存数据前数据必须稳定的时间保持时间2触发器锁存后数据必须保持稳定的时间传播延迟3输入变化到输出响应的时间间隔计数器的时序设计（续）最大工作频率时序优化由关键路径延迟决定减少组合逻辑深度，优化关键路径计数器的功能扩展预置功能使能控制进位输出允许设置初始计数值控制计数器是否工作指示计数器循环完成带预置功能的计数器设计电路结构工作原理增加并行加载数据的输入预置信号有效时加载初始值应用场景定时器、分频器起始值设定带使能控制的计数器设计电路结构增加使能输入控制计数功能工作原理使能信号无效时暂停计数应用场景可控定时器、选择性计数器带进位输出的计数器设计电路结构工作原理应用场景增加进位检测和输出电路计数器完成一个循环时产生进位脉冲多级计数器级联、大计数值实现计数器的级联级联原理前一级的进位作为后一级的时钟实现方法利用进位和使能信号连接多个计数器应用例子多位数计数器、长周期定时器计数器级联设计示例位计数器通过两个位计数器级联实现，扩展计数范围84计数器级联设计示例（续）状态转换分析波形图解释低位计数满时触发高位计数显示进位信号如何触发下一级计数器在频率分频中的应用实现方法2计数到特定值产生输出脉冲分频原理1输出频率为输入频率的整数分之一应用场景时钟生成、信号处理3分频器设计示例分频电路逻辑电路图4输出频率为输入频率的使用位计数器实现1/42分频器设计示例（续）实际应用时钟生成、定时器基准频率CPU波形图分析一个输出周期对应四个输入周期计数器在定时器中的应用定时原理计数特定时钟周期数实现定时功能实现方法使用预置值和比较器实现特定时间间隔应用场景电子设备定时控制、周期性任务定时器设计示例秒定时器需要计数特定时钟周期，常用晶振加分频器实现1定时器设计示例（续）时序分析实际应用输入时钟，计数到触发输出家电控制、工业自动化设备1MHz1000000计数器在数字时钟中的应用秒计数器分计数器时计数器范围，计满后触范围，计满后触范围，实现小0-590-590-2324发分计数器发时计数器时循环数字时钟设计示例系统框图时基生成晶振分频器秒分时计数器显通常使用晶振分频---

32.768kHz示驱动产生信号1Hz显示部分多位数码管显示小时、分钟和秒数字时钟设计示例（续）关键模块设计显示驱动级联的进制和进制计数器码转换为七段数码管驱动信号6024BCD计数器在数字频率计中的应用频率计原理实现方法设计考虑123在固定时间内计数输入信号脉冲数门控电路和多级计数器组合计数精度、门控时间、显示方式数字频率计设计示例系统框图信号调理-门控-计数器-显示门控电路产生精确的计数窗口计数器设计多位计数器级联以扩大测量范围数字频率计设计示例（续）测量精度分析实际应用受门控时间和时钟精度影响通信设备测试、电子元件检测计数器在数字控制系统中的应用实现方法2计数值与参考值比较产生控制信号应用场景1控制、电机驱动、脉冲生成PWM设计考虑分辨率、更新频率、控制精度3数字控制系统设计示例控制器系统框图PWM脉宽调制信号生成电路时钟计数器比较器输出驱动---数字控制系统设计示例（续）关键模块设计性能分析计数器产生锯齿波，与参考值比较产生分辨率由计数器位数决定，通常为位PWM8-16计数器的描述VHDL行为级描述结构级描述使用语句描述计数行为使用实例化基本组process component件仿真验证使用验证功能正确性testbench计数器描述示例VHDLentity counter_4bit isportclk,reset:in std_logic;count:out std_logic_vector3downto0;end entity;architecture behavof counter_4bit issignalcnt:std_logic_vector3downto0;beginprocessclk,resetbeginif reset=1thencnt=0000;elsif rising_edgeclk thencnt=cnt+1;end if;end process;count=cnt;end architecture;计数器描述示例（续）VHDL综合结果VHDL代码转换为实际硬件资源仿真波形显示计数器状态随时钟变化的情况计数器的描述Verilog行为级描述结构级描述仿真验证使用块描述状态转换使用模块实例化基本单元使用和波形分析验证always testbench计数器描述示例Verilogmodule up_down_counter_8bitinput clk,reset,input up_down,output reg[7:0]count;always@posedge clkor posedgereset beginifresetcount=8b0;else ifup_downcount=count+1;elsecount=count-1;endendmodule计数器描述示例（续）Verilog仿真波形显示上下计数器在不同方向的计数过程综合结果代码转换为逻辑门电路Verilog计数器设计趋势与发展低功耗设计1使用时钟门控、动态功耗管理高速设计2流水线结构、预测逻辑优化新型结构3基于FPGA的软核计数器、可重构计数器课程总结应用前景展望1物联网、人工智能中的时序控制设计方法总结2模块化、参数化、验证驱动重点回顾3计数器基本原理、类型及应用。