《PLL课程重点回顾》课件

《课程重点回顾》PLL欢迎参加锁相环（）课程重点回顾本次课程将全面梳理的PLL PLL基础概念、工作原理、关键组件及其广泛应用无论您是初学者还是希望巩固知识的工程师，这份回顾都将帮助您深入理解这一重要的电子电路技术锁相环作为现代电子系统的核心组件，在通信、雷达、导航等领域有着不可替代的作用让我们一起开始这段学习旅程，探索的奥秘PLL课程概述基本概念与重要性课程主要内容学习目标123锁相环（）是现代电子系统中本课程将系统介绍的基本原理、通过本课程学习，您将能够理解PLL PLL的关键组件，能够精确控制信号频结构组成、工作模式、数学模型以的工作机制，掌握设计的关PLL PLL率和相位它在通信、计算、测量及各种应用领域我们将从基础概键参数和技巧，具备分析和解决等众多领域发挥着核心作用，是电念入手，逐步深入到高级应用和设相关问题的能力，为实际工程PLL子工程师必须掌握的基础技术计方法应用打下坚实基础基础知识PLL定义基本原理主要组成部分锁相环（，）通过不断比较输出信号与参考信号典型的系统包含四个基本模块相Phase-Locked LoopPLL PLL PLL是一种反馈控制系统，它能够使输出信的相位差，并据此调整输出信号的频率，位检测器（）、环路滤波器（）、PD LF号的相位自动跟踪输入参考信号的相位最终使相位差维持在某一固定值这一压控振荡器（）和分频器每个VCO当系统达到锁定状态时，输出信号的频自动调节过程是的核心工作原理，模块都有其特定功能，共同构成了完整PLL率将与输入信号的频率保持精确匹配，使其能够实现频率同步和相位锁定的锁相环系统仅存在固定的相位差系统框图PLL相位检测器比较参考信号与反馈信号的相位差，输出与相位差成比例的电压或电流信号它是系统的感知器官，负责检测系统是否处于锁定状态PLL环路滤波器滤除相位检测器输出中的高频成分，提供稳定的控制电压给它决定了VCO的动态特性，包括带宽、稳定性和瞬态响应等关键性能PLL压控振荡器根据输入控制电压产生频率可调的输出信号是的核心执行元件，VCO PLL其线性度和噪声特性直接影响的整体性能PLL分频器对输出频率进行分频，使其能与参考信号进行相位比较分频器使VCO PLL能够产生高于参考频率的输出，是频率合成应用的关键相位检测器（）PD功能与工作原理相位检测器是的前端，负责比较输入参考信号与反馈信号的相位差，并输PLL VCO出与相位差成比例的电压或电流信号理想的相位检测器应具有线性的相位电压-转换特性，并能在大范围内准确检测相位差型相位检测器XOR最简单的相位检测器之一，由一个异或门构成当两个输入信号相位差为0°或180°时，输出为最小或最大值XOR型PD简单易实现，但检测范围有限，仅能在±90°范围内实现线性检测鉴相器鉴频器/能同时检测相位和频率差异，帮助更快地从失锁状态恢复典型的由两个PLL PFD触发器和一个与门组成，检测范围可达±360°，适用于数字PLL系统乘法器型相位检测器将两个输入信号相乘，输出包含两个频率分量和频分量和差频分量当系统锁定时，差频分量为直流信号，代表相位差乘法器型在模拟中应用广泛PD PLL环路滤波器（）LF主动型环路滤波器被动型环路滤波器电荷泵滤波器主动型环路滤波器包含运算放大器等有由电阻和电容组成的简单网络，不含与数字鉴相器配合使用的特殊类型滤波RC源器件，能提供信号放大和阻抗变换功有源器件被动滤波器结构简单，功耗器，将脉冲信号转换为平滑的控制电压能它可以设计为任意阶数，提供更灵低，噪声性能好，但无法提供增益，灵电荷泵滤波器可以实现完美的相位锁定活的频率响应特性，但功耗较高且对噪活性受限，通常只能实现一阶或二阶滤（零静态相位误差），在现代设计PLL声更敏感波中应用广泛压控振荡器（）VCO关键特性基本原理的主要性能指标包括调谐范围、调谐VCO压控振荡器根据输入控制电压调整输出信灵敏度、相位噪声、功耗和线性度这些号频率，是系统的核心组件理想PLL参数共同决定了系统的总体性能PLL2应具有线性的电压频率转换特性和VCO-1低相位噪声环形振荡器由奇数个反相器连接成环形结构，通过控制反相器的延迟时间来调节频率具有集3成度高、功耗低的优点晶体振荡器5振荡器利用压电晶体的机械共振特性，频率稳定LC4性极高，但调谐范围有限，多用于参考源利用谐振电路产生振荡，通过变容二极LC而非VCO管调节谐振频率相位噪声低，适合高频应用，但集成度较低分频器计数器型分频器分数分频器再生分频器基于数字计数器实现的分频器，能实现非整数分频比的特殊分利用混频技术实现的高频分频通过对输入时钟进行计数和复频器，通常基于模相位累加器器，特别适合毫米波频段应用/位来实现分频计数器型分频实现分数分频器极大扩展了再生分频器能在极高频率下工器结构简单，易于实现，但只的频率合成能力，但会引作，功耗低于传统数字分频器，PLL能实现整数分频，且在高频下入分数分频噪声，需要特殊技但电路实现较为复杂，且噪声性能受限在数字中应用术抑制性能受限PLL广泛双模分频器在分数分频中使用的特殊分频器，能在两个整数分频比之间切换通过控制切换时序，可以实现平均分频比为分数值双模分频是实现分数分频的经典方法之一的工作模式PLL捕获过程1当初始化或输入频率发生大幅变化时，系统进入捕获模式这一阶段频率逐PLL VCO渐调整，向参考频率靠近捕获过程的速度由环路带宽决定，宽带宽有助于快速捕获捕获范围定义了能够锁定的最大初始频率偏差PLL锁定状态2当输出频率与参考频率匹配（考虑分频比）并保持稳定的相位关系时，进入VCO PLL锁定状态此时相位检测器输出趋于恒定，控制电压稳定锁定状态是的正VCO PLL常工作状态，系统表现出稳定的频率和相位特性跟踪模式3当参考信号频率或相位缓慢变化时，能够动态调整输出以保持锁定，这称为PLL VCO跟踪模式跟踪能力由环路增益和带宽决定跟踪范围通常大于捕获范围，但如果变化超过系统能力，将失锁并重新进入捕获过程PLL的数学模型PLL锁相环系统可以通过线性化模型进行数学描述，这种方法在相位差较小时有效线性化模型将相位检测器简化为增益系数，将简化为积分Kd VCO器和增益系数环路滤波器则用其传递函数表示Ko Fs的开环传递函数可表示为，闭环传递函数为这些函数对分析的频域和时域特性至关重要，为PLL Gs=Kd·Fs·Ko/s Hs=Gs/1+Gs PLL系统设计提供数学基础通过线性化模型，工程师可以预测的响应特性、稳定性和噪声性能，指导系统参数选择和优化设计PLL的频域特性PLL开环响应1表征系统不考虑反馈时的特性闭环响应2考虑反馈后的系统总体特性带宽3系统有效响应的频率范围相位裕度4系统稳定性的重要指标的频域特性是理解和设计系统的基础开环响应描述了没有反馈时系统的增益和相位特性，对稳定性分析至关重要二阶的开环增益在低频呈现特性，在环PLL PLL1/s路滤波器的截止频率附近开始下降闭环响应则表征了整个系统对输入信号的响应能力闭环响应通常呈低通特性，能够有效跟踪低频变化而抑制高频扰动带宽是衡量响应速度的关键参数，较大PLL PLL的带宽意味着更快的捕获和跟踪能力，但也会引入更多噪声相位裕度是衡量系统稳定性的重要指标，一般设计中要求至少45°的相位裕度以确保系统稳定运行的时域特性PLL时间阶跃响应过冲响应ms的时域特性描述了系统对输入信号变化的动态响应过程瞬态响应是指当参考信号发生突变（如频率阶跃或相位阶跃）时，输出信号调整到新状态的过程典型的二阶系统会表现出衰减振PLL PLL PLL荡的瞬态响应，关键参数包括上升时间、过冲量和调整时间阻尼系数是影响瞬态响应的重要参数，通常选择在到之间，以在响应速度和稳定性之间取得平衡较小的阻尼系数导致更快的响应但更大的过冲；较大的阻尼系数则响应更平缓，过冲更小ζ

0.

50.7稳态误差分析则关注在长时间运行后的精度对于具有完美积分器的二阶，对阶跃频率输入可以实现零稳态相位误差，这是作为频率同步器的关键优势PLL PLL PLL的稳定性分析PLL相位裕度评估判断系统稳定余量的主要方法1根轨迹分析2研究极点位置对系统响应的影响奈奎斯特判据3基于开环传递函数的稳定性判断闭环极点分布4决定系统基本动态特性锁相环作为反馈控制系统，其稳定性是设计中的关键考虑因素稳定性分析通常采用经典控制理论方法，包括相位裕度评估、根轨迹分析和奈奎斯特判据等对于典型的二阶，当相位裕度大于时，系统通常能保持稳定工作PLL45°提高稳定性的常用方法包括适当增加环路滤波器的阶数，引入前馈补偿路径，调整环路增益和带宽，以及采用自适应控制策略等在实际设PLL计中，工程师需要在稳定性与其他性能指标（如捕获速度、跟踪能力等）之间找到平衡点的噪声性能PLL相位噪声概念噪声来源噪声抑制方法相位噪声是描述信号相位随机波动的重系统中的噪声来自多个组件参考降低相位噪声的方法包括使用高PLL PLL要指标，通常表示为离载波频率偏移源的相位噪声、相位检测器的噪声、环质量参考源、优化环路带宽（使VCO处的单边带功率与载波功率之比，路滤波器的热噪声、的相位噪声噪声得到最大抑制）、提高的品Δf VCOVCO单位为在系统中，输出以及分频器引入的噪声不同噪声源在质因数、减小分频比（以减少分频器dBc/Hz PLLQ信号的相位噪声直接影响系统的信号质不同频偏范围内的贡献不同一般而言，带来的噪声放大）以及采用低噪声器件量和精度，是衡量性能的关键指标远离载波的相位噪声主要由决定，和电路设计技术实际设计中，需要综PLL VCO之一而靠近载波的相位噪声则主要受参考源合考虑噪声性能与其他指标的平衡和环路特性影响数字（）PLL DPLL基本结构与模拟比较实现方式DPLL PLL数字采用数字电路实现各功能模块，相比模拟，数字具有更高的可数字可以在、或平PLL PLL PLL PLL FPGA ASICDSP包括数字相位检测器、数字环路滤波器靠性、更好的可重复性和更低的温度漂台上实现不同平台提供不同的性能和和数字控制振荡器与模拟相比，移数字系统还可以实现复杂的控制算灵活性权衡实现提供了快速原PLLFPGA数字实现使系统更易于集成和调试，具法和自适应功能然而，数字在速型设计和灵活重配置的能力；实现PLL ASIC有较强的抗干扰能力和可重构性度和功耗方面可能不如模拟，量化则提供最佳的性能和功耗；实现则PLL DSP噪声也是需要考虑的额外问题便于复杂算法的开发和测试全数字（）PLL ADPLL100%数字化程度全数字将所有功能模块完全数字化实现，包括时间数字转换器（）代替相位检测器，数字环路滤波器和数码控制振荡器（）这种PLL-TDC DCO架构消除了传统模拟中的电容等无源器件，实现了完全的数字集成PLL65%面积减少相较于传统模拟，全数字实现显著减少了芯片面积，特别是通过消除大面积的环路滤波器电容这使非常适合现代高集成度芯片设计，PLL ADPLL尤其是在先进工艺节点上90nm工艺兼容性与先进工艺高度兼容，随着工艺缩小性能不会显著下降，而模拟在先进工艺下面临诸多挑战这使成为高性能数字系统ADPLL CMOSPLL ADPLL的理想选择40%功耗优势在相同性能条件下，通常比模拟具有更低的功耗，这对移动和物联网应用尤为重要数字化还使得实现先进的动态功耗管理策略成为ADPLL PLL可能锁相环的应用

（一）频率合成频率合成是最重要的应用领域之一，通过锁相环可以从单一参考源产生多个稳定、精确的频率输出基本原理是利用的PLL PLL分频反馈特性，使输出频率与参考频率之间形成精确的比例关系Fout=N×Fref整数频率合成器是最基本的实现方式，频率分辨率受参考频率限制分数合成器则通过动态调整分频比，实现更高的频率分N N辨率，但需要特殊技术抑制分数分频引入的相位噪声现代通信系统中的频率合成器通常采用多环路结构，如主辅架构，以实现宽频带、低相噪、快速切换的频率生成功能这-PLL类合成器是无线通信、雷达、测试仪器等系统的核心组件锁相环的应用

（二）时钟恢复信号接收接收无同步时钟的数据流信号，这些信号通常包含足够的跳变沿作为时钟恢复的参考边沿检测从接收信号中提取数据跳变沿，这些沿包含了原始发送端时钟的时序信息锁定PLL锁相环根据检测到的跳变沿动态调整本地时钟，使其频率和相位与原始时钟同步数据采样利用恢复的时钟对接收信号进行最佳时刻采样，确保低误码率的数据恢复时钟恢复是通信系统中的关键技术，尤其在高速串行通信领域不可或缺当数据通过介质传输时，为节省带宽，通常不单独传输时钟信号，而是通过从数据流中恢复发送端的时钟信息PLL（）电路是专门设计的变体，用于同时完成时钟恢复和数据再生现CDR Clockand DataRecovery PLL代面临的主要挑战包括对长时间无跳变数据序列的处理、抑制抖动传递和适应通道特性变化等CDR锁相环的应用

（三）调制解调解调原理FM锁相环作为解调器的基本原理是利用跟踪输入信号的瞬时频率变化当系统锁FM VCOFM定时，控制电压与输入信号的频率偏离成正比，因此控制电压直接反映了调制信号，VCO实现解调此方法比传统鉴频器具有更好的线性度和抗噪性能FM相干解调在数字通信系统中，用于生成与接收载波同步的本地载波，实现相干解调相干解调PLL相比非相干解调具有更好的抗噪性能，尤其对和等高阶调制方式至关重要PSK QAM的相位噪声性能直接影响解调器的信噪比和误码率PLL载波恢复在抑制载波传输系统中，用于重建被抑制的载波信号例如，在系统中，可通PLL BPSK过平方非线性电路和恢复载波；在系统中，则需要四倍频和来实现载波恢PLL QPSKPLL复载波恢复的精度决定了整个系统的性能解调FSK锁相环可直接用于信号解调，将不同频率对应到不同的控制电压，从而区分数字FSK VCO符号在高速系统中，解调器比传统鉴频器表现更佳，能够提供更低的误码率和FSK PLL更好的抗干扰能力锁相环的应用

（四）同步技术载波同步在数字通信系统中，载波同步是指接收机重建与发送端载波相同频率和相位的本地载波的过程是实现载波同步的核心技术，其性能直接影响解调器的信噪比和误码率特别是在高阶调PLL制方式（如、）中，对相位精度要求更高16QAM64QAM码同步码同步（也称为比特同步或符号定时恢复）确保接收机在最佳时刻对接收信号进行采样可以从接收信号中提取符号定时信息，生成与发送端符号率同步的采样时钟在高速通PLL信系统中，码同步精度对系统性能至关重要帧同步帧同步是更高层次的同步，确保接收机能正确识别数据帧的开始和结束虽然帧同步通常通过特殊序列检测实现，但提供的稳定时钟是正确帧同步的基础多级同步架构PLL中，载波同步和码同步构成了帧同步的基础层网络同步在大型通信网络（如移动通信网、光纤通信网）中，各节点之间的频率和时间同步至关重要是网络同步系统的核心组件，通过参考主时钟源，实现整个网络的同频PLL同相运行，确保数据传输的可靠性和效率设计流程PLL架构选择根据性能需求选择合适的架构，如整数型、分需求分析PLL N数型、多环路结构或全数字实现等架构选择是满N明确设计的关键指标，包括频率范围、相位噪声PLL足需求的关键步骤，直接影响后续设计的复杂度和最要求、锁定时间、功耗限制等这一阶段需要充分理终性能这一阶段需要权衡各种架构的优缺点，选择解系统级需求，将其转化为具体的规格不同应PLL最适合的方案2用对性能有不同侧重，如通信系统重视相噪，而PLL雷达系统更关注锁定时间参数计算1确定关键设计参数，包括环路带宽、相位裕度、分频比、滤波器参数等这些参数的计算通常基于控3制理论分析，需要保证系统稳定性的同时优化动态性能参数优化往往涉及多目标平衡，如锁定时间5仿真验证与相位噪声之间的折衷4通过多种仿真方法验证设计，包括系统级仿真、电路电路设计仿真和后布局仿真等仿真验证是发现并解决设计问进行详细的电路设计，包括相位检测器、环路滤波器、题的重要环节，需要全面覆盖各种工作条件和极端情、分频器等各个模块电路设计阶段需考虑工艺况，确保在实际应用中的稳定可靠工作VCOPLL特性、噪声机制和匹配技术等因素，确保理论设计能在实际电路中实现预期性能性能指标PLL性能指标定义影响因素典型值锁定时间从失锁状态到达到环路带宽、阻尼因子、至级别PLLμs ms稳定锁定所需的时间频率偏差相位噪声输出信号相位随机波动参考源、、、至PD/CP LF-80-140dBc/Hz的统计度量噪声偏置VCO@1MHz捕获范围PLL能够实现锁定的最环路增益、滤波器带宽、参考频率的±

0.1%至大初始频率偏差PD类型±10%锁定范围保持锁定状态的最环路增益、调谐通常大于捕获范围PLL VCO大频率变化范围范围参考杂散输出频谱中参考频率及电荷泵不匹配、环路滤至-60-90dBc其谐波的泄漏波器设计积分抖动时域中相位噪声的积分相位噪声、积分频率范至

0.110ps RMS效应围锁定时间是动态性能的关键指标，特别是在需要频繁切换频率的应用中相位噪声则直接影响通信系统的信PLL号质量和雷达系统的分辨率，是评价静态性能的核心指标捕获范围和锁定范围决定了的工作频率灵活PLL PLL性这些指标之间存在内在关联和权衡例如，增大环路带宽可以缩短锁定时间，但会降低对相位噪声的抑制能VCO力在实际设计中，需要根据应用需求进行多目标优化，找到最佳平衡点的仿真技术PLL仿真专用设计工具MATLAB/Simulink SPICEVerilog-A/AMS PLL和提供了强大的类仿真工具（如和提供了市场上也有专门针对设计的商业MATLAB SimulinkSPICE CadenceVerilog-A Verilog-AMS PLL系统级建模和仿真能力，适合的、）用混合信号建模能力，可以结合数字行工具，如和PLL SpectreSynopsys HSPICEADIsimPLL TI早期架构探索和参数优化使用于详细的电路级仿真，能够准确模拟为模型和模拟电路模型，特别适合数等，这些工具提供了直WEBENCH可以快速构建的功能中各元器件的非线性特性和噪声字增强型和全数字的仿真观的界面和内置的器件模型，简化了Simulink PLL PLLPLLPLL模型，验证控制理论分析结果，并观行为电路仿真是验证模块设计和整这种方法兼顾了仿真效率和精度，在设计流程，特别适合快速评估和原型察系统在各种条件下的动态行为这体集成的关键步骤，但计算开销大，复杂系统设计中越来越受欢迎设计阶段然而，它们的灵活性和精PLL类工具特别适合相位噪声分析和环路通常需要简化模型或分段仿真策略度可能不如通用仿真平台参数优化测试方法PLL测试是验证设计性能的关键环节，需要专业设备和标准化流程频谱分析仪是测量相位噪声和参考杂散的主要工具，现代频谱分PLLPLL析仪通常集成了相位噪声测量功能，可直接显示单边带相位噪声曲线锁定时间测量则需要使用示波器，通过观察控制电压或锁定VCO指示信号的变化确定时间间隔分析仪用于测量输出的时域抖动性能，可提供抖动统计分布、周期抖动和累积抖动等多种指标对于高性能，环路带宽PLLPLL和相位裕度的测量通常采用网络分析仪，通过在参考路径注入扰动信号并观察系统响应来确定集成电路中的测试面临特殊挑战，往往需要设计专门的测试结构和板载诊断电路，以提供关键节点的可测性在量产阶段，自动测PLL试设备则用于高效率的功能测试和性能参数筛选ATE高性能设计考虑PLL低相噪设计技巧高性能的核心指标是低相位噪声，这需要从多个方面入手首先，选择低噪声参考源，如高品质或其次，优化相位检测器和电荷泵设计，减少死区和电流不匹配第PLL TCXOOCXO三，采用高值谐振器的拓扑，如振荡器而非环形振荡器最后，精心设计电源和偏置电路，最小化外部噪声耦合Q VCOLC环路带宽优化环路带宽直接影响的噪声特性和动态响应对于低相噪设计，应将环路带宽设置在参考源相噪和相噪交叉点附近，通常为几百至几这样可同时抑制参考源低频相噪和PLL VCOkHz MHz高频相噪带宽设置还需考虑参考杂散抑制、锁定时间要求以及环路稳定性等因素VCO宽带设计方法PLL某些应用如高速需要宽带以实现快速锁定和优异的抖动追踪性能宽带设计通常采用高增益相位检测器、多级电荷泵和高阶环路滤波器等技术为保证稳定性，需精心设计滤SerDes PLL波器零点和极点位置，并采用足够的相位裕度高品质电源和精密器件匹配也是宽带设计的关键考虑PLL适应性设计现代高性能通常采用自适应或可编程架构，能根据工作条件自动调整性能参数如动态带宽控制可在频率切换时暂时提高带宽加速锁定，锁定后再降低带宽优化相噪自校准技术可PLL补偿工艺和温度变化，确保一致的性能表现这些先进设计方法大大提高了的可靠性和适用性PLL的温度补偿技术PLL温度°C无补偿频率偏移ppm补偿后频率偏移ppm温度变化对PLL性能有显著影响，主要表现在VCO频率漂移、环路增益变化和参考源稳定性降低等方面VCO的温度系数通常为负值，即温度升高时频率下降，典型值为数百ppm/°C这种频率漂移直接影响的锁定范围和相位噪声性能PLL常见的温度补偿技术包括基于热敏电阻的偏置电流调整，可实现对温度系数的一阶补偿；带隙基准源结合温度传感器的闭环控制，能提供更精确的多阶补偿；存储的校准表和内插算法，VCO EEPROM适用于大批量生产的数字增强型PLL先进的温度补偿还采用自适应校准技术，在不同温度点自动测量和记录校准参数，实现全温度范围内的稳定性能此类设计通常需要专门的测试阶段和校准算法支持，但能显著提高系统可靠性PLL多环路结构PLL双环结构三环结构前馈结构PLLPLLPLL双环包含两个环路，一个针对低相三环进一步扩展了多环路概念，增前馈型多环路在传统反馈环路基础PLLPLLPLL噪优化（窄带环路），一个针对快速锁加专门的抖动清除环路或频率微调环路上增加直接调制路径，可大幅提高调制定设计（宽带环路）这种架构结合了这种复杂架构常用于要求极高性能的场带宽这种架构特别适合宽带调频应用，两种环路的优势，能同时实现低相噪和合，如高端测试设备或光通信系统三如雷达和高速通信前馈结FMCW FSK快速锁定通常采用主辅结构，窄带环环结构能更好地隔离不同性能需求之间构能有效克服传统带宽限制，但需-PLL路锁定到高质量参考源，宽带环路则锁的矛盾，但设计复杂度和面积成本显著要精确的路径匹配和校准以避免非线性定到窄带环路输出增加失真分数分频PLL工作原理1分数分频通过动态切换整数分频比，实现平均分频比为分数值的技术最基本的实现方式是PLL调制器控制的双模分频器，在和之间切换通过控制两种分频比的使用比例，可以实现Σ-ΔN N+1任意精度的平均分频比，大大提高了频率合成的分辨率相位量化噪声2分数分频技术的主要挑战是切换整数分频比引入的相位量化噪声为解决此问题，现代分数N PLL广泛采用高阶调制器，将量化噪声推向高频区域，使其能被环路滤波器有效抑制高阶Σ-ΔΣ-Δ不仅改善噪声性能，还能避免分频序列中的周期性模式先进技术3先进的分数分频技术包括混合结构、级联架构和数字补偿滤波等这些技术进一步优Σ-ΔMASH化了噪声整形特性，同时减少了调制器复杂度和功耗某些高端设计还采用相位插值技术，直接在数字域补偿量化误差，几乎完全消除分数分频带来的相位噪声增加应用与优势4分数分频在现代通信系统中应用广泛，特别是需要精确频率控制的场合与整数相比，PLL NPLL分数架构在保持低相噪的同时，提供了几个关键优势任意小的频率分辨率、更灵活的参考频率N选择，以及更好的杂散性能这使得分数成为大多数商用频率合成器的首选技术N。