《组合逻辑电路设计》课件

组合逻辑电路设计数字逻辑设计基础教程，从基本原理到实际应用的全面指南课程简介学习目标主要内容掌握组合逻辑电路设计方法基本原理、设计步骤、典型电路应用领域计算机硬件、自动化控制、通信系统逻辑电路分类组合逻辑电路时序逻辑电路输出仅取决于当前输入状态输出取决于当前输入和电路状态无记忆功能具有记忆能力应用加法器、译码器等应用寄存器、计数器等组合逻辑电路定义输入与输出关系无记忆特性输出完全由当前输入决定无反馈回路可用布尔函数描述不存储历史状态直接响应输入变化后即刻改变输出稳定时间由传输延迟决定组合逻辑电路常见类型运算电路转换电路加法器编码器减法器译码器比较电路选择电路大小比较器多路选择器相等检测器数据分配器组合逻辑基本原理真值表列出所有可能的输入组合和对应输出逻辑表达式用布尔代数表示输入与输出关系电路实现将逻辑函数转换为实际门电路布尔代数的基本定律交换律结合律，，A·B=B·A A+B=B+A A·B·C=A·B·C A+B+C=A+B+C分配律德摩根定律，，A·B+C=A·B+A·C A+B·C=A+B·A+C A·B=A+B A+B=A·B真值表法A BC F00000011010001111001101011011110逻辑表达式的化简目标降低复杂度减少输入变量数量减少器件数量2节约硬件资源提高性能降低功耗和延迟代数化简方法应用布尔代数定律使用交换律、结合律、分配律等基本定律提取公因式识别共同项并使用分配律提取消项合并利用和等规则A+A=1A·A=0卡诺图化简法几何映射原理块合并规则以几何相邻方式排列布尔变量合并块必须是2的幂次相邻单元只有一个变量取反块大小1,2,4,8,16等最优覆盖使用最少数量的最大块允许重复覆盖同一项四变量卡诺图案例与标准形式SOP POSSOP（和的积）POS（积的和）最小项之和最大项之积形式₀₁形式₀₁m+m+...+m M·M·...·Mₙₙ直观对应输出项直观对应输出项10门电路基础与门AND输出=A·B全才为11或门OR输出=A+B有则为11非门NOT输出=A输入取反门与门NAND NORNAND门NOR门输出输出=A·B=A+B功能完备功能完备可实现所有逻辑功能可实现所有逻辑功能组合电路设计的基本步骤需求分析确定输入输出信号及功能真值表制定列出所有输入组合对应输出逻辑表达式化简使用代数法或卡诺图法4门级电路实现绘制逻辑门连接图半加器设计与分析和进位A BSC0000011010101101半加器电路实现和S输出进位C输出⊕S=A BC=A·B使用异或门实现使用与门实现全加器结构与原理运算处理求和及进位计算三输入前级进位A,B,Cin两输出和进位S,Cout全加器的级联应用单位全加器处理单个位的加法进位传递连接下一级Cout Cin多位加法器实现多位二进制加法减法器的实现半减器全减器两输入被减数、减数三输入、和前一位借位A BA BBin两输出差、借位两输出差和借位D BD BoutD=A⊕B,B=A·B可由半减器级联实现并行比较器大于AB输出条件逻辑等于A=B异或门取反实现小于A与其他结果互斥位并行比较器应用443输入位数输出信号每个数为4位二进制大于、等于、小于74系列型号常用芯片74LS85编码器与优先编码器普通编码器优先编码器2ⁿ线到n线转换处理多输入有效情况只能激活一个输入按优先级确定输出编码器电路设计4-2D0D1D2D3Y1Y0100000010001001010000111译码器原理与分类功能简介1线到线转换n2ⁿ常见类型2译码器2-4,3-8,4-16主要应用地址解码、显示驱动译码器设计3-83位输入A2,A1,A0译码变换二进制到独热码8位输出有且仅有一位为Y0-Y71数据选择器多路选择器/8选1选择器1根选择线，个数据输入384选1选择器2根选择线，个数据输入242选1选择器3根选择线，个数据输入12选多路选择器电路41功能描述电路实现根据选择信号S，将D0-D3与门、或门组合实现选通功能之一连接到输出Y常用芯片双选多路选择器74LS15341数据分配器多路分配器/选择逻辑2根据选择信号分配单一数据输入个数据源1多路输出个可能的目标线2ⁿ奇偶校验电路奇校验偶校验异或实现的总数为奇数的总数为偶数校验位₀⊕₁⊕⊕11=D D...Dₙ校验位使总1数为奇校验位使总1数为偶偶校验直接输出，奇校验需取反组合逻辑故障分析常见故障类型故障定位策略短路信号线意外连接输入枚举法测试所有输入组合断路连接意外断开二分法逐步缩小故障范围粘滞输出固定在某一状态信号跟踪沿信号路径检查常用检测工具逻辑分析仪示波器逻辑探针电路测试与验证方法设计输入电路图或代码HDL仿真测试添加测试向量波形分析验证输出响应功能确认与预期结果比对组合逻辑电路与可编程器件FPGA CPLD现场可编程门阵列复杂可编程逻辑器件基于查找表实现逻辑基于乘积项阵列可反复编程，灵活性高非易失性，启动即用可编程逻辑阵列PLA与平面或平面结构特点可编程与门阵列可编程或门阵列适合实现规范形式逻辑与PAL差异只有与平面可编程PAL组合逻辑描述VHDL/Verilogmodule mux4to1input[3:0]data,input[1:0]sel,output regout;always@*begincasesel2b00:out=data

[0];2b01:out=data

[1];2b10:out=data

[2];2b11:out=data

[3];endcaseendendmodule多级组合逻辑电路系统集成模块化实现连接各模块形成完整系统设计中间信号独立设计和测试各子模块分解复杂电路定义模块间接口与信号将大电路拆分为多个小模块常见芯片系列介绍74优化设计案例一优化设计案例二原始需求初始设计BCD码转七段显示电路直接用真值表推导输入4位二进制逻辑复杂，表达式冗长输出段显示控制实现需多个门电路7LED20优化方案应用卡诺图进行化简识别共用项，提取公因式最终仅需个门电路12数字系统中的组合电路应用存储系统通信接口地址译码数据编解码数据选择器奇偶校验CPU内部单元显示系统ALU算术逻辑单元字符生成地址译码器图形处理1组合逻辑在嵌入式系统中的应用外设接口电路信号转换和适配系统时钟管理时钟分频和选择输入信号预处理按键消抖、编码转换存储器控制地址译码和片选逻辑组合逻辑电路的抗干扰设计输入滤波去除高频噪声屏蔽措施减少电磁干扰布线技巧避免串扰和阻抗失配电路仿真软件操作简介项目创建电路设计仿真分析设置项目名称、位置和设备绘制原理图或编写HDL代码设置测试向量与波形查看综合性电路设计实训需求分析加减乘除四则运算输入，七段显示输出BCD系统规划模块划分输入、运算、显示接口定义信号流向与位宽电路设计各模块独立设计系统集成与功能验证测试验收功能测试与边界条件检查性能评估与改进学生常见问题解答卡诺图合并困难表达式推导错误技巧先标记最大项，再处理边方法步骤拆分，每步验证界和角落利用真值表进行结果检验边界处卷绕相邻特性要牢记电路实现问题注意扇入扇出限制检查接地和电源连接课程小结实际应用工程案例与优化方法电路实现2门级电路与芯片应用逻辑设计表达式化简与优化基础理论布尔代数与逻辑门相关拓展内容推荐参考书籍开源项目《数字电子技术基础》阎石与开源设计Arduino FPGA硬件库OpenCores《数字设计原理与实践》Wakerly进阶课程时序逻辑电路设计计算机体系结构专业发展与就业方向数字IC设计嵌入式系统1芯片设计与验证硬件设计与开发通信设备自动化控制3信号处理电路设计工业控制系统设计问答与交流课后答疑在线讨论组邮件联系每周

二、四下午电子楼课程QQ群teacher@university.305897654321edu.cn资料下载课程网站university.edu.cn/digital。