唐朔飞 计算机网络课件

计算机组成原理课件唐朔飞版本课件基于唐朔飞教授的经典教材《计算机组成原理》编制，结合权威讲义与最新发展动态课程内容全面覆盖计算机组成原理的核心知识点，既满足考研学习需求，又兼顾工程应用实践通过系统化的学习，学生将深入理解计算机硬件系统的工作原理，掌握各个组成部件的功能与相互关系，为后续的计算机系统设计与开发奠定坚实基础目录与课程规划基础理论模块硬件组成模块应用实践模块计算机系统概述、数据表示与运中央处理器、输入输出系统、总线体系结构扩展、经典案例分析、实算、存储系统等核心理论，构建完系统等硬件结构，深入剖析各部件验实践等应用导向内容，理论联系整的知识框架体系工作原理实际课程共分为九大章节模块，每个模块都包含详细的知识点讲解、案例分析和实践练习，确保学习效果的系统性和完整性

一、计算机系统概述计算机定义发展简史能够按照程序要求自动进行从年诞生到现1946ENIAC数值计算和信息处理的电子代量子计算机，经历了电子设备，具备存储程序、自动管、晶体管、集成电路、超控制、高速运算等基本特大规模集成电路等技术变征革常用术语硬件、软件、固件、指令、程序、算法等基本概念，为后续深入学习奠定术语基础计算机发展历程第一代（）11946-1957电子管计算机，体积庞大，功耗高，可靠性差，机器语言编程2第二代（）1958-1964晶体管计算机，体积缩小，可靠性提高，出现汇编语言和高级语言第三代（）31965-1970中小规模集成电路，操作系统出现，支持多道程序设计4第四代（至今）1971大规模和超大规模集成电路，微处理器诞生，个人计算机普及第五代（发展中）5人工智能计算机，并行处理，模式识别，自然语言理解计算机系统组成中央处理器存储器CPU负责指令执行和数据处理的核心部件，包括主存储器和辅助存储器，用于存储包含运算器、控制器和寄存器组程序和数据，构成层次化存储体系总线系统输入输出设备连接各个部件的数据通路，包括数据总实现人机交互和数据传输的接口设备，线、地址总线和控制总线包括键盘、显示器、打印机等计算机的层次结构应用软件层用户直接使用的各种应用程序1系统软件层2操作系统、编译器、数据库管理系统汇编语言层3面向机器的低级编程语言机器语言层4直接执行的二进制指令CPU微程序层5控制器的微指令序列计算机系统采用层次化结构设计，每一层都为上层提供服务接口，隐藏底层实现细节这种抽象化设计使得复杂的计算机系统变得可理解和可管理，同时提高了系统的可维护性和可扩展性计算机性能指标

3.2GHz1000主频MIPS时钟频率，决定指令执行速度每秒执行百万条指令数CPU

2.595%系统利用率MFLOPS每秒执行百万次浮点运算有效工作时间占总时间比例计算机性能评价需要综合考虑多个指标主频反映处理器的基本工作速度，但不能完全代表实际性能和分别衡量整数和浮点运算能力吞吐量表示单位时间内完MIPS MFLOPS成的任务数量，响应时间反映系统的实时性能现代性能评估还需考虑功耗、并行度等因素计算机工作过程取指令从内存中读取下一条要执行的指令到指令寄存器指令译码分析指令格式，确定操作类型和操作数地址执行指令根据译码结果执行相应的算术逻辑运算或控制操作结果存储将运算结果存储到指定的寄存器或内存位置计算机的工作过程就是不断重复执行指令周期的过程每个指令周期包含若干个机器周期，每个机器周期又包含若干个时钟周期现代计算机采用流水线技术，可以同时执行多条指令的不同阶段，大大提高了执行效率

二、数据的表示和运算数制转换编码方法定点表示二进制、八进制、

十、、整数和小数的定点表ASCII Unicode进制、十六进制之间码等字符和数字示法，补码、反码、BCD的相互转换方法与技的编码表示方式原码的运算规则巧浮点表示标准的单IEEE754精度和双精度浮点数格式与运算方法数制与编码二进制系统八进制与十六进制计算机内部采用的基本数八进制使用八个数字，0-7制，只使用和两个数十六进制使用和十010-9A-F字，便于电路实现位权为六个符号它们与二进制有的幂次，转换规则简单明简单的对应关系，便于程序2确调试字符编码标准码使用位表示个字符，使用位或位表示ASCII7128Unicode1632世界各国文字，是可变长度编码方案UTF-8定点数、浮点数表示定点数表示浮点数表示定点数的小数点位置固定，分为纯整数和纯小数两种形浮点数由符号位、阶码和尾数三部分组成，能够表示很大式有符号数采用原码、反码、补码三种表示方法，其中范围的数值标准规定了单精度位和双精度IEEE75432补码运算最为简便位格式64补码的优点是符号位可以参与运算，加减法运算统一，便阶码采用移码表示，尾数采用原码表示并进行规格化处于硬件实现溢出检测通过符号位的进位情况来判断理特殊值包括正零、负零、正无穷、负无穷和非数字NaN算术运算电路基本加法器设计半加器实现两个一位二进制数相加，全加器考虑进位输入，多位加法器通过级联实现快速进位技术超前进位加法器通过并行生成进位信号，减少传播延迟，提高运算速度溢出检测机制通过监测符号位和最高位的进位情况，及时发现运算结果超出表示范围的情况逻辑运算与移位运算基本逻辑运算逻辑左移与、或、非、异或四种基本逻辑运向左移动各位，右端补零，相当于算，构成所有复杂逻辑功能的基础乘以的幂次运算2算术移位逻辑右移考虑符号位的移位运算，算术右移向右移动各位，左端补零，无符号保持符号不变数的除法运算

三、存储系统存储器原理基于电子器件的信息存储与读取机制分类方法按存取方式、存储介质、断电特性分类层次化结构寄存器、、主存、辅存的金字塔结构Cache存储系统是计算机的重要组成部分，负责程序和数据的存储现代计算机采用层次化存储结构，平衡了存储容量、访问速度和成本之间的矛盾不同层次的存储器在容量、速度、价格方面呈现金字塔分布，通过局部性原理实现高效的数据管理主存储器与SRAM DRAM静态存储器动态存储器SRAM DRAM采用双稳态触发器存储信息，不需要刷新，访问速度快，利用电容存储电荷表示信息，需要定期刷新，容量大，成功耗相对较高主要用作存储器和高速缓存本低是主存储器的主要技术选择Cache存取速度快（）存取速度较慢（）•1-10ns•50-100ns不需要刷新操作需要周期性刷新••集成度较低，成本高集成度高，成本低••多用于和寄存器主要用作主存储器•Cache•原理Cache局部性原理时间局部性最近访问的信息很可能再次被访问空间局部性相邻地址的信息很可能被连续访问映射方式直接映射每个主存块只能放在的固定位置Cache全相联映射主存块可以放在的任意位置Cache组相联映射直接映射和全相联映射的折中方案替换算法先进先出最早进入的块最先被替换FIFO最近最少使用最长时间未访问的块被替换LRU随机替换随机选择一个块进行替换虚拟存储器地址空间扩展页式管理虚拟地址空间可以大于物理内将虚拟地址空间和物理地址空存容量，程序可以使用连续的间都分成固定大小的页面，通逻辑地址空间，无需考虑物理过页表实现地址映射和转换内存的碎片问题段式管理按照程序的逻辑结构将地址空间分成若干段，每段有自己的名称和长度，支持动态增长辅助存储器存储类型容量范围访问速度使用寿命主要应用机械硬盘年大容量存500GB-100-3-5储HDD10TB200MB/s固态硬盘年系统盘、120GB-500-5-10高速存储SSD4TB3500MB/s光盘存储年数据备700MB-1-10MB/s10-30份、分发50GB辅助存储器提供大容量的非易失性存储，是计算机系统的重要组成部分不同类型的存储设备在容量、速度、寿命、成本等方面各有特点，需要根据具体应用需求进行选择和配置

四、中央处理器CPU控制器运算器ALU协调和控制整个计算机系统工作的指挥执行算术运算和逻辑运算的核心部件中心寄存器组内部总线内部的高速存储单元，存储操作数CPU连接各部件的数据通路和控制通路CPU和中间结果指令系统结构与分类操作码字段寻址方式指定指令要执行的操作立即寻址、直接寻址、类型，如加法、减法、间接寻址、寄存器寻逻辑运算、转移等操址、基址寻址、变址寻作码的位数决定了指令址等多种方式，影响指系统的规模令的灵活性和效率指令分类数据传送类、算术运算类、逻辑运算类、程序控制类、输入输出类等，涵盖计算机的所有基本功能指令执行过程1取指阶段根据程序计数器的值从内存中读取指令到指令寄存器PCIR2译码阶段分析指令格式，确定操作类型和操作数的有效地址3执行阶段根据译码结果执行相应的操作，包括运算、数据传送或控制转移4写回阶段将执行结果写回到目标寄存器或内存位置，更新程序计数器指令流水线技术流水线基本概念冒险与解决方案将指令执行过程分解为多个阶段，不同指令的不同阶段可数据冒险通过数据旁路、流水线停顿等方法解决控制冒以并行执行，提高处理器的吞吐率理想情况下，段流险采用分支预测、延迟分支等技术处理结构冒险通过资n水线的加速比接近源复制、合理调度来避免n流水线的性能受到数据相关、控制相关和结构相关等因素现代处理器采用超标量流水线，可以同时执行多条指令，的制约，需要通过相应的技术手段来解决冲突问题进一步提高并行度和性能表现控制器设计硬布线控制器微程序控制器混合控制方式使用组合逻辑电路产生将控制信号组织成微程结合两种方式的优点，控制信号，速度快但设序存储在控制存储器复杂指令用微程序，简计复杂，修改困难中，灵活性好但速度较单指令用硬布线实现慢时序控制协调各个部件的工作节拍，确保数据传输和操作的正确时序关系微程序控制器原理微指令格式包含操作控制字段和下址字段的基本结构微程序流程微指令的顺序执行和条件转移控制机制控制存储器存储微程序的专用只读存储器结构微程序控制器通过存储在控制存储器中的微程序来产生各种控制信号每条机器指令对应一个微程序，微程序由若干条微指令组成微指令包含了一个机器周期内所需的全部控制信息，通过微程序计数器实现微指令的顺序执行和转移控制这种设计方法简化了控制器的硬件结构，提高了指令系统的设计灵活性

五、输入输出系统编址方式I/O统一编址端口与内存共享地址空间I/O独立编址端口有专门的地址空间和指令I/O程序查询方式主动轮询设备状态，简单但效率低CPU适用于低速设备和简单系统中断控制方式设备主动通知进行数据传输CPU提高利用率，支持多设备并发CPU直接访问DMA设备直接与内存交换数据，无需干预CPU适用于高速大批量数据传输接口与设备I/O串行接口并行接口数据按位依次传输，传输线多位数据同时传输，速度快少，适合长距离通信典型但传输线多，受距离限制代表有、、以如并行打印机接口、总RS-232USB PCI太网等，传输可靠但速度相线等，适合高速短距离传对较慢输常见外设设备键盘鼠标提供人机交互，显示器输出视觉信息，打印机输出纸质文档，网络设备实现通信连接，存储设备提供数据持久化中断系统中断源识别中断屏蔽硬件中断、软件中断、内部中断和可屏蔽中断可以被禁止，不可屏蔽外部中断的分类与特点中断必须立即响应现场保护优先级管理中断响应时保存状态，中断返多个中断同时发生时的优先级仲裁CPU回时恢复执行环境和嵌套处理机制直接存储器访问DMA请求阶段DMA外设向控制器发出传输请求，指定传输的起始地址、数据量和传DMA输方向总线仲裁阶段控制器向申请总线使用权，在当前总线周期结束后DMA CPUCPU交出控制权数据传输阶段控制器直接控制总线，在外设和内存之间进行高速数据DMA传输，无需参与CPU传输完成阶段数据传输完成后，控制器释放总线控制权并向发DMA CPU送中断信号通知传输结束

六、总线系统数据总线地址总线控制总线传输各种数据信息，包括指令、操传输内存地址或设备地址信息，传输各种控制信号，协调各部件的I/O作数、运算结果等总线宽度决定地址总线的位数决定了系统可寻址工作时序，包括读写控制、中断控了一次传输的数据量，影响系统性的内存空间大小制、总线仲裁等信号能总线性能参数64bit总线宽度一次传输的数据位数800MHz工作频率总线的时钟频率

6.4GB/s传输速率单位时间内的数据传输量4总线效率有效数据传输时间占总时间比例总线性能直接影响计算机系统的整体性能传输速率等于总线宽度乘以工作频率再乘以传输效率现代计算机系统采用多级总线结构，高速总线连接和内存，低速总线连接各种外设，通过总线桥实现不同总线之间的互连CPU

七、计算机系统的功能与体系结构应用层功能提供用户应用程序运行环境1系统软件功能2操作系统、编译器、数据库管理指令集功能3机器语言指令的执行能力硬件基础功能4基本的运算、存储、控制能力计算机系统的功能体现在各个层次上，从底层硬件的基本运算存储能力，到指令集提供的编程接口，再到系统软件的资源管理功能，最终支撑上层应用程序的运行每一层都为上层提供服务，隐藏底层实现细节冯诺依曼与哈佛结构对比·冯诺依曼结构哈佛结构·指令和数据存储在同一个存储器中，通过同一组总线访指令和数据分别存储在不同的存储器中，有独立的总线系问结构简单，成本较低，但存在总线冲突问题统可以同时访问指令和数据，提高处理速度统一的存储空间分离的存储空间••指令和数据共享总线独立的指令和数据总线••结构简单，成本低可并行访问，速度快••存在冯诺依曼瓶颈硬件复杂，成本高•·•扩展体系结构超标量技术超流水线技术乱序执行在一个时钟周期内同将指令执行过程分解允许指令按照操作数时执行多条指令，通为更多更细的阶段，准备好的顺序执行，过指令级并行提高处提高流水线的工作频而不严格按照程序顺理器性能率和吞吐率序，提高执行效率分支预测预测条件分支指令的跳转方向，减少流水线停顿，提高分支指令的执行效率多核与多处理器系统1对称多处理SMP多个处理器共享内存和设备，操作系统统一管理所有处理器资I/O源2大规模并行MPP每个处理器都有自己的内存和设备，通过高速网络连接形成并行I/O计算系统集群系统3多台独立计算机通过网络连接，协同工作完成复杂的计算任务云计算架构4基于虚拟化技术的分布式计算模式，提供可扩展的计算和存储资源

八、系统扩展专题扩展槽接口多媒体处理、、等扩展音频编解码器、视频加速PCIe AGPPCI总线接口，支持显卡、声器、图形处理器等专用硬卡、网卡等功能卡的安装件，提供高质量的多媒体内不同接口提供不同的带宽和容处理能力和用户体验功能特性嵌入式系统针对特定应用优化的计算机系统，具有低功耗、实时性强、体积小等特点，广泛应用于物联网设备中低功耗与高性能设计制造工艺进步功耗性能权衡从微米级到纳米级，更小的晶体管动态电压频率调节技术，根据负载减少功耗并提高集成度自动调整工作参数节能技术热管理设计睡眠模式、时钟门控、电源岛等技散热系统、温度监控和热节流技术术降低待机功耗保护芯片稳定运行数据通路优化数据前递将运算结果直接送到需要的执行单元，避免写回再读取的延迟旁路网络建立多条数据传输路径，解决流水线中的数据相关问题分支预测基于历史信息预测分支方向，减少流水线刷新损失数据通路优化是提高处理器性能的关键技术通过数据前递和旁路网络，可以将计算结果直接传递给后续指令，避免不必要的延迟分支预测技术通过预测条件跳转的方向，保持流水线的连续执行，显著提高分支密集型程序的性能表现系统可靠性与容错冗余设计原理在关键部件和数据路径上采用冗余配置，当主要部件失效时，备份部件可以接管工作错误检测机制通过奇偶校验、循环冗余校验、海明码等方法检测数据传输和存储过程中的错误错误纠正技术内存可以自动检测并纠正单位错误，技术通过数ECC RAID据冗余提供存储容错能力

九、经典案例与应用架构精简架构Intel x86ARM复杂指令集架构，指令功能强大但译码复杂采用精简指令集架构，指令简单规整，功耗低广泛应CISC RISC微操作转换，兼容性好，广泛应用于个人计算机和服务用于移动设备、嵌入式系统和物联网设备器架构支持位处理，大小核设计平衡性能与功ARMv864系列处理器采用多级、超标量执行、乱序执耗，在移动计算领域占据主导地位Core Cache行等先进技术，在单线程性能方面表现优秀现代计算机应用人工智能加速物联网边缘计算并行计算、张量处低功耗微控制器、嵌入式GPU TPUAI理、神经网络处理器等芯片、传感器融合处理器，NPU专用硬件，为机器学习和深实现设备智能化和边缘数据度学习提供强大的计算支处理能力持量子计算探索量子比特、量子门操作、量子算法等新兴技术，有望在特定问题上实现指数级性能提升云计算与分布式硬件虚拟化技术1通过软件抽象层将物理硬件资源虚拟化，实现资源的灵活分配和高效利用容器化部署2轻量级虚拟化技术，应用程序与运行环境打包，提高部署效率和资源利用率微服务架构3将大型应用拆分为小型独立服务，通过网络通信协作，提高系统的可扩展性和维护性边缘计算4将计算资源部署到数据产生的边缘位置，减少网络延迟，提高响应速度系统级性能分析基准分数优化后分数

十、实验与实践1原理验证单片机系统FPGA使用可编程逻辑器件实基于系ARM Cortex-M现的基本功能模列微控制器的嵌入式系CPU块，包括设计、寄统设计，学习指令执ALU存器文件、简单控制器行、中断处理、外设控等核心组件的硬件描述制等实际应用技能与仿真仿真软件应用数字电路仿真、硬件仿真、Logisim ModelSimVivado开发环境等工具的使用，验证理论知识FPGA常用辅助工具与平台仿真平台Proteus集成电路设计和布局的专业工具，支持微控制器系统仿真，可以验证硬件设计的正确性提供丰富的元器件库和仿真模型，是电子工程师常用的设计验证PCB工具开发工具FPGA、等专业开发环境，支持和硬件描述语言从逻辑综合到时序分析，提供完整的数字系统设计流程Quartus PrimeVivado FPGAVerilog VHDL指令集仿真器仿真器、模拟器等工具，可以执行汇编程序，观察状态变化，理解指令执行过程和程序运行机制MIPS RISC-V CPU课程重点回顾存储层次处理器核心寄存器、、主存、辅存的层指令执行、流水线、控制器设计等Cache2次结构与访问机制核心技术CPU性能优化互连系统并行处理、分支预测、缓存优化等总线结构、接口、中断处理等系I/O性能提升技术统互连技术典型考研题型归纳计算分析题设计综合题命中率计算、流水线性能分析、浮点数格式转换等数据通路设计、控制器设计、存储系统设计等综合性Cache CPU定量计算问题需要掌握相关公式和计算方法问题考查系统设计能力和知识综合运用存储器容量与地址计算简单设计方案••CPU流水线加速比分析存储系统配置优化••性能参数计算系统接口设计•Cache•I/O。