计算机组成原理课件

计算机组成原理计算机组成原理是计算机科学与技术专业的核心课程，专注于深入理解计算机硬件系统的工作原理与基本逻辑结构本课程建立在数字逻辑和大规模集成电路设计的基础之上，为后续的微机原理与接口、计算机系统结构等课程奠定坚实的理论基础课程概述计算机组成基本概念深入学习计算机硬件系统各组成部分的基本概念、工作原理和相互关系，建立完整的系统性认知框架硬件系统工作机制详细分析计算机硬件系统的工作机制，包括数据流、控制流和时序控制等关键技术要点架构设计MIPS32以架构为例，系统学习现代处理器的设计方法和实现技术，掌握指MIPS32令集架构的核心原理硬件描述语言课程内容结构计算机系统概述系统介绍计算机发展历史、基本组成结构、性能评估指标以及冯诺依曼架构的核心特点与现代发展·数据表示与运算深入学习各种数制表示方法、定点数与浮点数运算、算术逻辑单元设计以及差错检测与校正技术子系统CPU详细分析中央处理器的结构设计、指令执行过程、流水线技术以及现代处理器的性能优化方法存储子系统系统学习存储器层次结构、高速缓存技术、虚拟存储管理以及各类存储设备的工作原理与特性总线与子系统I/O全面掌握总线设计原理、仲裁机制、中断系统、技术以及各种输入输出设备的接口与控制方法DMA第一部分计算机系统概述计算机发展历史从第一代电子管计算机到现代多核处理器的发展历程，了解计算技术的演进规律和重要里程碑事件系统基本组成分析现代计算机系统的核心组成部件，包括处理器、存储器、输入输出设备及其相互连接关系性能指标评估掌握计算机系统性能的量化评估方法，包括处理能力、存储容量、传输速度等关键指标的测量与分析冯诺依曼结构·深入理解存储程序概念的革命性意义，分析现代计算机架构的理论基础和发展演化过程计算机系统的基本组成控制器运算器完成指令的解码分析并生成相应的控制信号，协调各个部件的协同工作，确保程序的负责执行各种算术运算和逻辑运算操作，是正确执行数据处理的核心功能单元，决定了系统的计算能力存储器用于存储程序指令和处理数据，提供快速的数据访问能力，是程序运行的基础支撑环境输出设备输入设备将计算机内部处理完成的数字信息转换为人类可以理解的形式，实现人机交互的重要环接收来自外部世界的各种形式数据信息，将节其转换为计算机可以识别和处理的数字信号冯诺依曼结构·存储程序概念程序和数据以同样的二进制形式存储在同一个存储器中，这一革命性设计使得计算机具备了通用性和灵活性程序可以像数据一样被读取、修改和处理，为现代软件技术奠定了基础统一存储结构采用二进制编码统一表示程序指令和数据信息，简化了系统设计复杂度按地址访问的存储器结构使得任何存储单元都可以被随机访问，大大提高了数据处理效率顺序执行控制指令按照在存储器中的存放顺序依次执行，同时支持条件转移和跳转操作这种设计既保证了程序执行的确定性，又提供了实现复杂算法和控制结构的能力现代计算机的基本结构中央处理器内存系统输入输出系统执行指令运算和控制操作提供程序运行时的数据存连接计算机与外部世界的的核心部件，包含算术逻储空间，包括主存储器和桥梁，包括各种外设接口辑单元、控制单元和寄存各级高速缓存，是影响系和控制器，实现数据的输器组，决定了系统的处理统整体性能的关键因素入输出和人机交互功能能力和性能水平系统总线连接各个功能部件的信息传输通道，负责地址、数据和控制信号的传递，是系统集成的重要基础设施计算机性能评估指标

3.5GHz主频时钟频率，决定了处理器的基本工作节拍CPU

2.8IPC每时钟周期执行的指令数，反映处理器的执行效率

0.36CPI每条指令的平均时钟周期数，衡量指令执行复杂度9800MIPS每秒执行的百万条指令数，综合性能指标现代计算机的性能评估需要综合考虑多个关键指标主频反映了处理器的基本工作速度，但不能单独决定性能和从不同角IPC CPI度衡量了指令执行效率，而和则提供了综合性的性能度量标准MIPS FLOPS第二部分数据表示与运算数制与编码数值表示方法计算机内部采用二进制数制进行信息表示和处理掌握各种数制深入理解定点数和浮点数的表示方法定点数包括整数和小数的之间的转换方法，包括二进制、八进制、十进制和十六进制表示，涉及原码、反码、补码等不同编码方式浮点数遵循国际标准，包括单精度和双精度格式，能IEEE754学习各种编码方式，如码用于十进制数的表示，码用够表示很大范围的数值和特殊值BCD ASCII于字符的编码，以及各种校验码的设计原理数值的机器级表示无符号数采用纯二进制编码表示非负整数，所有位都用于表示数值大小，具有最大的表示范围有符号数使用原码、反码、补码三种方式表示正负数，其中补码是计算机中最常用的表示方法浮点数遵循标准，由符号位、阶码和尾数三部分组成，能表示很IEEE754大范围的实数字符编码码用于十进制数的直接表示，码是最基本的字符编码标BCD ASCII准定点数表示整数表示方法定点整数通常采用补码形式存储，最高位为符号位位补码可以表示n-到范围内的整数2^n-12^n-1-1小数表示方法定点小数将小数点固定在特定位置，通常在符号位之后这种表示方法精度固定，适合特定范围的数值计算范围与精度定点数的表示范围和精度由字长和小数点位置决定增加字长可以扩大表示范围或提高精度，但不能同时实现溢出问题当运算结果超出定点数的表示范围时会发生溢出系统需要检测溢出情况并采取适当的处理策略浮点数表示标准IEEE754国际通用的浮点数表示标准单精度格式位位符号位阶码位尾数321+8+23双精度格式位位符号位阶码位尾数641+11+52特殊值表示±、等特殊数值的编码方式∞NaN标准定义了浮点数的统一表示格式，确保了不同计算机系统之间的兼容性标准规定了规格化数、非规格化数、无穷大和非数值等IEEE754特殊情况的处理方法，为浮点运算提供了完整的理论基础定点数的运算加减法运算基于补码的加减法统一算法乘法运算移位相加法和算法Booth除法运算恢复余数法和不恢复余数法溢出检测运算结果范围检查和异常处理定点数运算是计算机算术运算的基础补码加减法可以统一处理正负数运算，简化了硬件设计乘除法运算通过移位和加减操作实现，需要考虑符号处理和精度保持溢出检测确保运算结果的正确性，是可靠计算的重要保障浮点数的运算对阶操作尾数运算将两个操作数的阶码调整为相同值，通对对阶后的尾数执行加减运算，此时两常将小阶码调整为大阶码，相应地移动个数具有相同的量级，可以直接进行尾尾数数计算结果规格化舍入处理将运算结果调整为规格化形式，确保尾根据标准的舍入规则处理超IEEE754数的最高位为，同时相应调整阶码1出精度的位数，确保结果的准确性值算术逻辑单元（）ALU加法器设计乘法器设计除法器设计全加器是的基本构建块，通过串联构硬件乘法器采用阵列乘法器或树除法器通常采用恢复余数算法或算法ALU WallaceSRT成多位加法器超前进位加法器通过并行结构，能够在一个时钟周期内完成乘法运实现由于除法运算复杂度高，现代处理生成进位信号，显著提高了加法运算速算现代设计中还采用编码等优化器中除法器的设计需要在速度、面积和功Booth度，是现代处理器中广泛采用的设计方技术，减少部分积的数量耗之间进行权衡案校验码校验方式检错能力纠错能力冗余开销应用场景奇偶校验单比特错误无位简单通信1海明码双比特错误单比特错误位存储器log2n+1码突发错误无位网络通信CRC8-32校验码是保证数据完整性的重要技术奇偶校验码简单易实现，适用于错误率较低的环境海明码能够实现单比特纠错和双比特检错，在存储器系统中应用广泛码具有很强的突发错误检测能力，是网络通信的标准校验方式CRC第三部分指令系统指令格式设计学习指令的基本组成和各种寻址方式指令集分类理解和两种设计哲学RISC CISC架构MIPS32深入学习典型指令集的设计RISC架构比较分析不同指令集架构的优缺点指令的基本概念指令组成部分指令执行周期每条指令都包含操作码和地址码两个基本部分操作码指定了要指令执行包括取指、译码、执行、访存和写回五个基本阶段取执行的操作类型，如加法、减法或数据传送地址码指定了操作指阶段从存储器读取指令，译码阶段分析指令格式并生成控制信数的位置或地址信息号指令的格式设计需要在功能完整性和编码效率之间进行平衡操执行阶段完成实际的运算操作，访存阶段处理存储器读写，写回作码的长度决定了可支持的指令数量，而地址码的长度则影响可阶段将结果保存到目标寄存器这种流水线式的执行方式是现代寻址的存储空间大小处理器提高性能的重要技术指令格式单地址指令操作码一个地址码的格式，通常与累加器配合使用这种格式的指令简单紧凑，但表+达能力有限，需要多条指令才能完成复杂运算双地址指令包含两个地址码，分别指定源操作数和目标地址这种格式在保持相对简单的同时，提供了更好的灵活性和表达能力三地址指令包含两个源操作数地址和一个目标地址，能够在一条指令中完成完整的二元运算虽然功能强大，但指令长度较长零地址指令只包含操作码，不包含显式地址信息通常用于堆栈操作或不需要操作数的指令，如停机指令等特殊情况寻址方式立即寻址操作数直接包含在指令中，无需访问存储器即可获得数据，执行速度最快直接寻址指令中的地址码直接指向操作数在存储器中的地址，简单直观但寻址范围受限间接寻址指令中的地址码指向存储操作数地址的存储单元，可以扩大寻址范围但增加访存次数寄存器寻址操作数存储在寄存器中，访问速度快，是现代处理器中最常用的寻址方式变址寻址有效地址由基址和变址寄存器内容相加得到，特别适合数组和表格的处理基址寻址以基址寄存器内容为基础加上偏移量形成有效地址，便于程序的重定位和模块化设计指令集MIPS32型指令型指令型指令R IJ寄存器类型指令，用于立即数类型指令，包含跳转类型指令，包含26寄存器间的算术和逻辑一个位立即数字段位跳转目标地址主要16运算格式包含操作用于加载立即数、分支用于无条件跳转和函数码、两个源寄存器、一指令和存储器访问指调用，如、等指J JAL个目标寄存器、移位量令常见指令如令，能够跳转到更大的和功能码典型指令如、、、地址范围ADDI LWSW、、、等ADD SUBAND BEQ等OR指令集采用固定位指令长度的设计理念，指令格式规整统MIPS3232RISC一，有利于简化处理器设计和提高执行效率三种基本指令格式覆盖了所有常用的计算和控制操作与比较RISC CISC特点特点RISC CISC精简指令集计算机采用固定长度指令格式，指令执行时间相对均复杂指令集计算机提供丰富的指令类型和多样的寻址方式，单条匀寻址方式简单，大多数操作在寄存器间进行，减少了存储器指令能完成复杂操作指令长度可变，功能强大但解码复杂访问指令流水线设计简单高效，编译器优化效果好代表性架构包括代表性架构是系列，在个人计算机和服务器市场占主导地x

86、、等，在移动设备和嵌入式系统中应用广位现代处理器内部采用微指令分解技术，结合了两种设MIPS ARMSPARC CISC泛计的优势第四部分子系统CPU基本结构CPU深入分析中央处理器的内部组成，包括运算器、控制器、寄存器组等核心部件的设计原理和相互关系数据通路设计学习处理器内部数据流动路径的设计方法，理解指令执行过程中数据的传输和处理机制控制单元设计掌握控制器的设计技术，包括硬布线控制和微程序控制两种主要实现方式的特点和应用流水线技术深入理解流水线处理技术的原理和实现，分析流水线冒险问题及其解决方案，提升处理器性能的基本组成CPU控制器运算器包含程序计数器、指令寄存器、控PC IR制逻辑等，负责指令的取出、分析和执包含算术逻辑单元、累加器、ALU AC行控制状态寄存器等部件，负责执行各种PSW算术和逻辑运算操作寄存器组包括通用寄存器、专用寄存器等，提供高速数据存储和临时数据保存功能时钟系统内部总线提供统一的时序基准，协调各部件的工作节拍，确保操作的同步性连接各个功能部件，负责数据、地址和控制信号在内部的传输CPU的工作原理CPU取指阶段根据程序计数器的值从存储器中取出当前要执行的指令，将其存入指令寄存器中，同时更新指向下一条指令PC IRPC译码阶段对指令寄存器中的指令进行分析和解码，确定指令类型、操作码和操作数，生成相应的控制信号执行阶段根据译码结果执行相应的操作，如算术运算、逻辑运算或数据传送，完成指令规定的具体功能访存阶段如果指令需要访问存储器，则进行相应的读写操作，获取操作数或存储计算结果写回阶段将运算结果写回到目标寄存器或存储器中，更新相关的状态标志，为下一条指令的执行做准备单周期处理器设计设计简单控制逻辑相对简单，易于理解和实现性能限制时钟周期由最慢指令决定，整体性能较低资源浪费硬件资源利用率不高，存在功能部件闲置单周期处理器在一个时钟周期内完成一条指令的全部执行过程这种设计的优点是控制逻辑简单，指令间没有相关性问题但是，由于所有指令都必须在一个周期内完成，时钟周期必须适应最复杂的指令，导致简单指令的执行时间被浪费，整体性能不高多周期处理器设计指令分解状态机控制将指令执行过程分解为多个相对简单的采用有限状态机实现控制逻辑，根据当步骤，每个步骤在一个时钟周期内完前状态和指令类型确定下一个状态和控成，提高了硬件资源的利用效率制信号，实现灵活的控制策略性能权衡资源共享在性能和成本之间取得平衡，通过优化多个执行阶段可以共享同一个功能部控制逻辑和数据通路设计，在合理的硬件，如既可以进行数据运算，也可ALU件成本下获得较好的性能表现以进行地址计算，降低了硬件成本流水线处理器设计取指阶段IF从指令存储器读取指令，更新程序计数器指向下一条指令地址译码阶段ID对指令进行解码，读取寄存器操作数，生成控制信号执行阶段EX执行算术逻辑运算，计算存储器地址，处理分支条件访存阶段MEM执行存储器读写操作，处理数据存储器的访问请求写回阶段WB将运算结果或从存储器读取的数据写回到目标寄存器五级流水线是经典的流水线设计，通过将指令执行过程分解为五个独立的阶段，可以同时处理五条指令的不同阶段，理论上可以将吞吐量提高五倍流水线冒险数据冒险控制冒险当指令间存在数据相关性时发由分支指令引起的流水线中断问生，包括（读后写）、题分支结果未知时，后续指令RAW（写后读）、（写后的取指存在不确定性可采用分WAR WAW写）三种类型可通过数据转支预测、延迟分支等技术缓解发、插入气泡等技术解决结构冒险多条指令同时需要使用同一硬件资源时发生如指令存储器和数据存储器冲突可通过增加硬件资源或时分复用解决提升性能的技术CPU超标量处理器乱序执行多线程技术在同一时钟周期内并行执行允许指令按照数据依赖关系在单个处理器核心上支持多多条指令，通过增加功能单而非程序顺序执行，通过动个线程并发执行，通过线程元和发射窗口，显著提升指态调度技术充分利用处理器切换隐藏存储器延迟，提高令级并行度现代处理器普资源，提高执行效率和吞吐处理器利用率和整体性能遍采用路超标量设计量2-8多核技术在单个芯片上集成多个处理器核心，通过并行处理提升整体计算能力现代处理器普遍采用多核设计，核心数量不断增加第五部分存储子系统寄存器速度最快，容量最小高速缓存多级缓存结构设计主存储器程序运行的主要空间外部存储大容量数据持久保存存储子系统采用层次化结构设计，通过不同存储级别的配合实现容量、速度和成本的最优平衡上层存储速度快但容量小成本高，下层存储容量大成本低但速度慢这种设计充分利用了程序访问的局部性原理，为处理器提供了高效的存储服务存储器的分类按存取方式分类按物理特性分类随机访问存储器允许以任意顺序访问任何存储单元，访问时间与半导体存储器采用硅基集成电路技术，具有访问速度快、体积小位置无关顺序访问存储器只能按照固定顺序访问数据，如磁带的优点，是现代计算机的主要存储技术磁表面存储器利用磁性存储材料记录信息直接访问存储器结合了随机访问和顺序访问的特点，先直接定位光存储器采用激光技术读写数据，具有容量大、可移动性好的特到数据块，再在块内顺序搜索，如磁盘存储器的工作方式点各种存储技术在容量、速度、成本和可靠性方面具有不同的特征存储器层次结构寄存器级容量最小但速度最快，通常为几十到几百字节缓存级分为、、多级结构，容量逐级增大，速度逐级下降L1L2L3主存级3采用技术，容量通常为几到几十DRAM GBGB外存级包括硬盘、等，容量可达级别但访问速度较慢SSD TB存储器层次结构的设计目标是在有限的成本下为处理器提供接近最高速存储器的访问速度和接近最低速存储器的容量通过程序访问的时间局部性和空间局部性，可以实现较高的平均访问速度半导体存储器存储器类工作原理访问速度功耗特点主要应用型双稳态触很快高功耗高速缓存SRAM发器电容存储中等低功耗主存储器DRAM固化存储中等极低功耗固件存储ROM浮栅存储较快低功耗固态硬盘Flash半导体存储器是现代计算机系统的核心存储技术速度快但成本高，SRAM适合高速缓存；容量大成本低，是主存的首选；用于存储不变的DRAM ROM程序和数据；存储器结合了半导体的高速和磁存储的非易失性特点Flash高速缓存（）Cache局部性原理映射机制程序访问呈现时间局部性和空间局部性包括直接映射、全相联映射和组相联映特征，数据很可能射三种方式，平衡了硬件复杂度和缓存recently accessed再次被访问，相邻数据也可能被访问效率写入策略替换策略写直达保证数据一致性但性能较低，写当缓存满时需要选择替换的数据块，常回提高性能但需要处理一致性问题用算法包括、和随机替换等LRU FIFO虚拟存储器地址转换将程序使用的虚拟地址转换为物理内存地址，使程序可以使用比物理内存更大的地址空间，实现存储器容量的逻辑扩展页表机制通过页表记录虚拟页到物理页的映射关系，提供页表项的高速缓存，加速地址转换过程，减少存储器访问开销TLB页面替换当物理内存不足时，需要将某些页面换出到外存常用算法包括、、等，目标是最小化缺页率FIFO LRUClock缺页处理当访问的页面不在物理内存中时产生缺页中断，操作系统负责从外存加载所需页面，维护虚拟存储器的正常运行磁盘存储7200转速RPM常见硬盘转速，影响数据访问延迟

8.5ms平均寻道时间磁头移动到目标磁道的平均时间

4.2ms平均旋转延迟等待目标扇区旋转到磁头下方的时间150MB/s传输速率数据在磁头和接口间的传输速度磁盘存储的访问时间由寻道时间、旋转延迟和传输时间三部分组成寻道时间取决于磁头的机械移动速度，旋转延迟由盘片转速决定，传输时间与数据量和接口速度相关为了提高磁盘性能，通常采用技术和智能磁盘调度算法RAID固态存储技术基本结构SSD固态硬盘由控制器、闪存芯片和接口组成控制器负责数据管理、错误纠正和垃圾回收，闪存提供数据存储功能，接口负责与主机系统通信NAND NAND存储原理Flash存储单元采用浮栅结构，通过电荷的存在与否表示数据编程操作向浮栅注入电荷，擦除操作移除电荷，读取操作检测电荷状态Flash寿命管理技术由于存储器的擦写次数有限，采用磨损均衡和垃圾回收技术延长使用寿命智能的数据分布算法确保各个存储单元的使用频率相对均匀Flash SSD。