《计算机系统原理》课件

计算机系统原理欢迎学习《计算机系统原理》课程！本课程是计算机科学与技术专业的核心基础课程，旨在帮助学生深入理解计算机系统的工作原理和设计理念本课件为年度最新版，内容涵盖了计算机系统的各个层面，从硬件结构2025到软件系统，从基础原理到前沿技术适用于计算机科学与技术、软件工程、电子信息工程等相关专业的本科生和研究生学习通过本课程的学习，您将全面掌握计算机系统的核心概念，为后续的专业课程学习和实际工作打下坚实的理论基础课程简介与学习目标12课程内容与章节安排学习目标与考核方式本课程共分为个专题，涵通过学习掌握计算机系统工作50盖计算机系统的基本概念、硬原理，具备分析和设计计算机件结构、软件系统、性能优化系统的能力考核方式包括平等核心内容每个章节都配有时作业、期中考试、期末考试详细的理论讲解和实际案例分和实验报告，注重理论与实践析相结合3应用方向与职业前景本课程为系统架构师、硬件工程师、嵌入式开发工程师等职业发展奠定基础在人工智能、物联网、云计算等新兴领域具有广阔的应用前景发展历程与基本概念第一代计算机第三代计算机年，采用电子管技术，体积庞大、功耗高、运算年，采用中小规模集成电路，性能大幅提升，操1946-19571965-1971速度慢，代表机型为主要用于科学计算和军事应作系统开始普及系列奠定了现代计算机ENIAC IBMSystem/360用体系结构基础1234第二代计算机第四代计算机年，使用晶体管技术，体积缩小、可靠性提高，年至今，使用大规模和超大规模集成电路，微处理器1958-19641972出现了高级编程语言是这一时期的典型代表诞生，个人计算机普及，网络技术飞速发展，进入信息化时IBM7090代计算机系统的基本结构输入设备包括键盘、鼠标、触摸屏、传存储器系统输出设备感器等，负责将外部信息转换分为主存储器和辅助存储器，包括显示器、打印机、扬声器为计算机可处理的数字信号构成完整的存储层次结构主等，将计算机处理结果以人类中央处理器存提供快速访问，辅存提供大可理解的形式呈现出来容量永久存储系统总线包含运算器和控制器，负责指令执行和系统控制现代CPU连接各个部件的通信通道，包集成了多个核心和缓存层次，括数据总线、地址总线和控制是整个系统的核心组件总线，实现信息传输和系统协调冯诺依曼体系与改进·冯·诺依曼体系特点冯·诺依曼瓶颈哈佛结构改进年提出的存储程序概念，将程序和由于程序和数据共享同一存储空间和传哈佛结构采用分离的程序存储器和数据1945数据统一存储在内存中采用二进制表输通道，造成了著名的冯诺依曼瓶颈存储器，各自拥有独立的总线系统，可·示，指令和数据具有统一的格式，支持问题，限制了系统性能的进一步提升以同时访问指令和数据条件转移和循环操作这种结构在处理器和微控制器中广DSP该体系结构简化了硬件设计，提高了计现代计算机通过缓存层次、流水线、超泛应用，有效提高了系统的并行处理能算机的通用性和灵活性，成为现代计算标量等技术来缓解这一问题，但根本性力和整体性能表现机设计的基础架构的瓶颈依然存在计算机硬件基本构成主机板与处理器内存与存储系统主机板是计算机的核心载体，集成了内存系统包括主存储器（）和各RAM插槽、内存插槽、扩展插槽等关级缓存内存提供高速CPU DDR4/DDR5键接口现代采用多核心设计，数据访问，容量通常为CPU8GB-64GB集成了缓存、内存控制器等功能单存储系统包括固态硬盘（）、机SSD元械硬盘（）等，提供大容量的永HDD主流处理器包括系列、久存储空间，满足不同应用需求Intel Core系列等，采用先进的制程AMD Ryzen工艺，提供强大的计算性能输入输出设备设备种类繁多，包括显示器、键盘、鼠标、网络适配器、声卡、显卡等现代I/O计算机支持、、等多种接口标准USB HDMIWiFi高性能显卡已成为游戏、设计、计算等应用的重要组件，具备强大的并行计算AI能力计算机软件基础应用软件1面向最终用户的软件程序编程工具2编译器、调试器、等开发环境IDE系统软件3操作系统、驱动程序、系统工具固件4等底层系统固件BIOS/UEFI硬件抽象层5硬件与软件的接口层软件系统采用分层架构设计，每一层都为上层提供服务接口操作系统作为核心系统软件，管理硬件资源，为应用程序提供统一的运行环境现代软件开发越来越依赖于集成开发环境（）和丰富的软件库，大大提高了开发效率和软件质量IDE信息的表示和编码数制系统字符编码信号转换计算机内部采用二进制表示码是最基础的字符编模拟信号通过采样、量化、ASCII数据，包括原码、反码、补码标准，使用位表示编码过程转换为数字信号7128码等不同编码方式补码是个字符标准支持数模转换器（）和模数Unicode DAC最常用的有符号数表示方全球各种语言文字，转换器（）是实现信号UTF-8ADC法，能够统一正负数的运算编码兼容并支持可变转换的关键器件ASCII规则长度编码数据压缩无损压缩和有损压缩技术能够减少数据存储空间和传输带宽需求常见算法包括霍夫曼编码、、LZ77JPEG等数据的表示方法整数表示与运算无符号整数直接用二进制表示，有符号整数通常采用补码形式加法运算通过二进制加法器实现，减法通过加负数的补码完成溢出检测通过符号位和进位标志实现浮点数IEEE754标准标准定义了单精度（位）和双精度（位）浮点数格式，IEEE7543264包括符号位、指数位和尾数位该标准统一了浮点运算规则，提高了程序的可移植性溢出与精度控制浮点运算可能产生上溢、下溢、无穷大、非数值（）等特殊NaN结果现代处理器提供了完善的异常处理机制和精度控制选项，确保数值计算的准确性和可靠性布尔代数与逻辑电路基本逻辑门与门（）、或门（）、非门（）是最基础的逻辑门异或门AND ORNOT（）、与非门（）、或非门（）是复合逻辑门，广泛应用于数XOR NANDNOR字电路设计中加法器电路半加器实现两个一位二进制数相加，全加器考虑进位输入多位加法器通过级联全加器构成，超前进位加法器能够减少传播延迟乘法器设计阵列乘法器通过部分积累加实现乘法运算现代处理器采用算法、Booth树等优化技术，大幅提高乘法运算速度Wallace时序逻辑触发器和锁存器构成时序逻辑的基础，状态机设计是复杂数字系统的核心同步和异步电路在时钟控制方面有本质区别运算单位与算术运算32位宽规格现代ALU通常为32位或64位，支持多种数据类型的并行运算4基本运算加法、减法、乘法、除法是ALU的核心算术运算功能16逻辑操作支持与、或、非、异或等16种基本逻辑运算操作8标志位零标志、符号标志、进位标志等8个状态标志位算术逻辑单元（ALU）是CPU的核心组件，负责执行各种算术和逻辑运算现代ALU采用超前进位、并行乘法器等先进技术，大幅提升运算性能浮点运算单元（FPU）专门处理浮点数运算，支持IEEE754标准格式算术逻辑单元（）ALU控制器的工作原理取指译码从内存中读取指令，程序计数器指向下指令译码器分析指令格式，生成控制信一条指令地址指令缓存提高取指效号识别操作码和操作数地址率写回执行将执行结果写回目标寄存器或内存位根据译码结果执行相应操作，可能涉及置，更新处理器状态运算、寄存器操作等ALU指令系统概述指令类型操作码长度地址字段数典型示例算术运算位个6-82-3ADD R1,R2,R3逻辑运算位个6-82-3AND R1,R2,#FF数据传送位个4-62MOV R1,[R2+4]程序控制位个4-81-2JMP LABEL输入输出位个6-82IN AL,60H指令系统是处理器与软件的接口，定义了处理器能够执行的所有操作架构采用复杂指令集，单条指令功能强大但译码复杂架构使用精简指令集，指令CISC RISC格式规整，易于流水线实现现代处理器大多采用混合架构，兼顾指令复杂度和执行效率指令寻址方式立即寻址直接寻址间接寻址变址寻址操作数直接包含在指令中，无指令中包含操作数的内存地指令中的地址指向存放操作数有效地址由基址和变址寄存器需访问内存执行速度最快，址需要一次内存访问获取操地址的内存位置支持大地址内容相加得到特别适合数组但操作数长度受限适用于常作数，地址空间受指令字长限空间，但需要两次内存访问，和表格操作，是现代处理器的数和小数值操作制执行时间较长重要寻址方式运算流程示例取指阶段从指令存储器读取指令到指令寄存器译码阶段分析指令格式，生成控制信号和操作数地址执行阶段执行算术逻辑运算或地址计算ALU访存阶段读取或写入数据存储器，处理内存操作写回阶段将结果写入目标寄存器，更新程序状态处理器通常采用五级流水线设计，每个时钟周期完成一个阶段的操作处理器的指令复杂度较高，可能需要多个时钟周期流水线技术通过并行处理多条指令的RISC CISC不同阶段，显著提高了处理器的指令吞吐率存储器层次结构综述寄存器内部存储，访问速度最快，容量最小，成本最高CPU高速缓存多级缓存，平衡速度与容量L1/L2/L3主存储器系统主内存，程序运行的主要存储空间辅助存储硬盘、等，大容量永久存储SSD存储器层次结构遵循速度快、容量小、成本高向速度慢、容量大、成本低的梯度分布原理程序的局部性原理保证了这种层次结构的有效性现代计算机系统通过智能的缓存策略和预取技术，努力将经常访问的数据保持在高速存储层次中主存储器（、等）RAM ROM动态随机存储器静态随机存储器只读存储器使用电容存储数据位，需要周期性使用双稳态触发器存储数据，无需用于存储系统固件和启动程序现DRAM SRAMROM刷新以保持数据具有高集成度、低成刷新，访问速度快但成本高主要用于代系统多使用可编程的和EEPROM Flash本的优势，是主存储器的主要技术高速缓存和关键性能部件存储器，支持现场更新和是目前主流的技术，的访问时间通常在纳秒范围固件存储在非易失性存储器DDR4DDR5DRAM SRAM1-10BIOS/UEFI提供更高的数据传输速率和更低的功内，比快倍，但每位成本是中，负责系统初始化和硬件自检，是计DRAM5-10耗典型容量从到不等的倍算机启动的关键组件8GB128GB DRAM10-100辅助存储器高速缓冲存储器Cache直接映射缓存组相联映射每个主存块只能映射到缓存中的主存块可以映射到缓存中某个组一个特定位置实现简单，硬件的任意位置平衡了硬件复杂度成本低，但可能产生冲突不命中和命中率，是现代处理器缓存的问题适用于对成本敏感的应用主流设计方案场景全相联映射主存块可以放置在缓存的任意位置命中率最高但硬件实现复杂，主要用于小容量的专用缓存虚拟存储器原理页面管理虚拟地址空间被划分为固定大小的页面，物理内存划分为相同大小的页框页表记录虚拟页到物理页的映射关系地址转换（内存管理单元）负责虚拟地址到物理地址的转换（转换MMU TLB旁视缓冲器）缓存常用的地址映射，提高转换效率页面置换当物理内存不足时，操作系统将不活跃的页面交换到辅助存储器、等置换算法决定哪些页面被换出LRU FIFO内存保护页表中的保护位控制页面的访问权限，实现进程隔离和系统安全非法访问会触发页面错误异常输入输出系统基础/输入设备输出设备系统交互信息呈现25%35%键盘、鼠标、触摸屏显示器、投影仪••摄像头、麦克风打印机、绘图仪••传感器、扫描仪扬声器、振动器••存储设备通信设备外部存储数据传输15%25%4硬盘驱动器网络适配器••光盘驱动器无线模块••存储设备串行接口•USB•访问方式I/O程序控制I/O直接控制操作，通过轮询方式检查设备状态实现简单但效率CPU I/O低，需要等待完成，造成资源浪费适用于简单的嵌入式系统CPU I/O中断驱动I/O设备完成操作后通过中断通知可以在进行时执行其I/O CPUCPU I/O他任务，提高了系统效率中断处理机制是现代操作系统的重要组成部分直接内存访问控制器直接在内存和设备间传输数据，无需干预大DMA I/O CPU幅提高了大数据量传输的效率，是高性能系统的关键技术I/O总线结构与性能数据总线地址总线控制总线性能指标传输指令和数据信息，指定数据存储的位置，传输控制信号，协调各总线带宽、传输延迟、总线宽度决定了一次传地址线数量决定了可寻部件的工作时序包括时钟频率是关键性能参输的数据量位和址的内存空间大小读写信号、时钟信号、数现代高速总线采用32位是常见的数据总位地址总线理论上中断信号等，确保系统差分信号、多通道并行6464线宽度，直接影响系统可寻址的巨大空正确运行等技术提升性能16EB性能间总线仲裁与连接方式集中式仲裁由专门的仲裁器控制总线访问权限实现简单，仲裁速度快，但仲裁器成为单点故障风险适用于主从结构的系统设计分布式仲裁各设备通过协议协商总线使用权增强了系统可靠性，但仲裁过程相对复杂令牌传递和竞争检测是常用的分布式仲裁方法现代总线技术采用点对点串行连接，避免了传统并行总线的信号完整性问题支PCIe持热插拔、多通道聚合等先进特性高速互连、等新型互连技术提供超高带宽和低延迟主要应用于高InfiniBand CXL性能计算和数据中心环境计算机的性能评价

3.5GHz主频现代处理器的典型工作频率

1.5平均CPI每条指令平均时钟周期数100KMIPS评分高性能处理器的指令执行速率

2.5TFLOPSGPU浮点运算性能指标性能评价需要综合考虑多个指标SPEC基准测试提供了标准化的性能比较方法，包括整数和浮点运算测试Amdahl定律揭示了并行化加速的理论极限现代系统性能评价越来越关注能效比，即单位功耗下的计算性能指令集设计与优化RISC精简指令集CISC复杂指令集RISC-V开源架构指令格式简单统一，大多数指令在一个指令功能强大，单条指令可完成复杂操基于设计原则的开源指令集架构，RISC时钟周期内完成采用大量通用寄存作指令格式多样，长度可变，译码复具有模块化、可扩展的特点支持32器，减少内存访问指令流水线效率杂减少了程序的指令条数，但执行时位、位和位变种，适应不同应用需64128高，便于编译器优化间不固定求、是典型的架构，在移架构是的代表，通过微指令技术正获得学术界和工业界的广泛支ARM RISC-V RISCx86CISC RISC-V动设备和嵌入式系统中广泛应用指令在内部转换为风格执行现代持，有望成为未来处理器设计的重要选RISC CISC条数相对较多，但执行效率高处理器采用超标量和乱序执行技术择，推动处理器架构的创新发展计算机系统的分类计算机系统根据应用场景和性能需求可分为多种类型大型机主要用于关键业务处理，具有极高的可靠性和处理能力服务器系统注重多用户并发和网络服务能力个人计算机平衡了性能、成本和易用性架构在移动和嵌入式领域占主导地位，具有低功耗优势架构在桌面和服务器市场份额最大，提供强大的计算性能云计算推动了分布式系统架构的发展，ARM x86通过虚拟化技术实现资源的灵活分配和管理并行与分布式计算概述分布式系统多台计算机协同工作多处理器系统共享内存的并行架构多核处理器3单芯片集成多个处理核心超标量处理器单核心内的指令级并行流水线技术指令执行的时间重叠并行计算通过同时执行多个任务来提高系统性能（单指令多数据）适合向量和矩阵运算，广泛应用于图像处理和科学计算（多指令多数据）支持真正的多SIMD MIMD任务并行，是现代多核系统的基础超级计算机通过大规模并行处理解决复杂的科学和工程问题指令流水线基本原理超标量与动态调度超标量执行乱序执行处理器在同一时钟周期内可以发射允许指令按照数据依赖关系而非程和执行多条指令通过配置多个功序顺序执行通过重排序缓冲器能单元，如多个、加载存储单（）确保结果的正确提交ALU ROB元等，实现指令级并行寄存器重命名技术消除了伪相关，指令发射宽度决定了理论并行度，扩大了可并行执行的指令窗口，显现代处理器通常支持条指令同时著提高了处理器性能4-8执行动态调度硬件在运行时动态分析指令间的依赖关系，优化执行顺序算法是Tomasulo经典的动态调度实现方案保留站和公共数据总线协调指令执行，最大化功能单元的利用率，减少流水线停顿分支预测与异常处理分支检测方向预测识别条件分支指令，评估分支可能性预测分支是否发生二位饱和计数器、统计分支历史信息，建立预测模型局部历史表等算法提高预测准确率异常处理目标预测处理预测错误和系统异常恢复正确的预测分支目标地址分支目标缓冲器程序状态，清空错误路径上的指令（）存储历史分支目标信息BTB高级存储结构多级缓存优化缓存分为指令和数据缓存，提供最快访问速度缓存通常为统一缓L1L2存，平衡容量和速度缓存在多核间共享，减少内存访问延迟L3多通道内存双通道、四通道甚至八通道内存设计大幅提升内存带宽交错访问技术将连续地址分布到不同内存通道，优化数据传输效率3新型存储技术、、等存储类内存技术结合了内存的速度和存储的3D XpointReRAM MRAM非易失性为构建更扁平的存储层次结构提供了可能存内计算将计算功能集成到存储器中，减少数据移动开销特别适合人工智能应用中的大规模矩阵运算需求现代结构案例CPUIntel处理器架构采用复杂的超标量设计，集成了强大的分支预测器和乱序执行引擎最新的Alder Lake架构采用大小核混合设计，平衡性能和功耗支持AVX-512向量指令集，适合高性能计算应用AMD锐龙处理器Zen架构采用模块化设计，通过Chiplet技术实现高核心数量Infinity Fabric互连技术连接多个处理核心和I/O芯片，提供出色的多线程性能在服务器和高端桌面市场竞争力强劲ARM移动处理器大小核（big.LITTLE）架构根据工作负载动态切换核心类型大核心提供高性能，小核心保证低功耗广泛应用于智能手机、平板电脑和物联网设备，在移动计算领域占主导地位嵌入式系统基础微控制器集成、内存、接口的单芯片系统CPU I/OSoC系统片上系统集成多种功能模块物联网应用智能传感器和连接设备汽车电子引擎控制、安全系统、娱乐系统嵌入式系统具有专用性强、实时性要求高、资源受限等特点系列是最流ARM Cortex-M行的嵌入式处理器核心，具有低功耗、高集成度的优势现代嵌入式系统越来越多地集成了处理能力，支持边缘计算应用（实时操作系统）为嵌入式应用提供了确定性AI RTOS的任务调度和资源管理能耗与绿色计算40%节能潜力通过DVFS技术可实现的能耗降低

1.3PUE值先进数据中心的电源使用效率30W移动处理器高性能手机处理器的典型功耗300W服务器处理器高性能服务器CPU的设计功耗动态电压频率调整（DVFS）技术根据工作负载动态调节处理器电压和频率，在保证性能的同时最小化功耗时钟门控和电源门控技术可以关闭空闲功能单元的电源供应绿色数据中心采用高效制冷、可再生能源等技术，大幅降低整体能耗Carbon-aware computing考虑碳排放因素，优化计算任务的时间和地点分配。