《数字电子技术》教考分离试卷（G卷）

数字电子技术课程阶段末考试试卷卷）（G使用班级:四总分总分人得分得分评分人1（4A）（）

（二）（1016=2=8二（）8421BCD）O完成“有1出1,全

2、三种基本逻辑门电路是（）、（0出0”的逻辑关系是（）o

3、电路逻辑符号如下所示欲将其做为非门使用，实现丫=A功能，则

（1）若图（a）和（b）为CMOS集成门电路图（a）中引脚B的处理方法有（图（b）中引脚B的处理方法有（）,其表达式为（o

（2）图（c）所示逻辑门电路为（=1AAc2-Y（a）B—[B

5、请补充以下逻辑代数法则・（）（一A、l=填空题（每空分，共A+分l=）

6、使函数丫=入•豆•心为1的A、B、C的值分别为（o

1307、4个变量可构成（）个最小项，全体最小项之和为（）

8、常用的半导体数码管有两种接法共（）接法和共（）接法

9、4位二进制加法计数器最多能累计（）个脉冲；若要记录17个脉冲，至少需要（）个触发器

10、555集成定时器有（）个触发输入端，（）个输出端，当输出端为低电平时，说明高电平触发端电位（）于一七Q，低电平触发端电位（）于一％°2Ib得分评分人

二、判断题（每题分，共分）

1.真值表能反映逻辑函数最小项的所有取值（）

1102.8421BCD.2421BCD5421BCD码中全是属有权码（）

3.在数字电路中，逻辑值1只表示高电平，0只表示低电平（）

4.把与门的所有输入端连接在一起，把或门的所有输入端也连接在一起，所得到的两个门电路的输入、输出关系是一样的（）

5.高、低电平是一个相对的概念，它和某点的电位不是一回事（）

6.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时输入（）

7.全加器就是两个半加器的组合（）

8.对边沿JK触发器，在CP上升沿或者下降沿的时刻，当尸K=1时，状态会翻转一次

9.时序逻辑电路中不含有记忆功能的器件（）

10.各种触发器之间可以相互转换（）得分评分人

三、选择题（每题分，共分）1已知某电路的真值表如下表所示，则该电路的逻辑表达式为O.220（A）Y=（B）（）（D）Y=ABC C Y=AB+C Y=BC+CA BCYA BYcC

000010000011101101001101011111112.逻辑函数丫=+他的反函数为43A.y++B.Y=AB+JJB（）C.（可•N+B D.（）（）

3.要使异或门输出端Y的状态为0,A端应该o7=A+y=A+B+A+BA.接B B.接0C.接1D.什么也不接

4.两输入或门输入端之一作为控制端，接低电平，另一输入端作为数字信号输入端则输出与另一输入是OA.相同B.相反C.高电平D.低电平

5.译码器的输出是oA.表示二进制代码B.表示二进制数C.特定含义的逻辑信号

6.构成一个全加器应由二个半加器和一个oA.与非门B.与门C.或门D.或非门

7.JK触发器要实现QH1=1时，J、K端的取值为o（A）J=0,K=1（B）J=0,K=0（C）J=1,K=1（D）J=1,K=

08.触发器的记忆功能是指触发器在触发信号撤除后，能保持oA.触发信号不变B.初始状态不变C.输出状态

9.单稳态触发器的输出脉冲宽度在时间上等于oA.稳态B.暂稳态C.稳态和暂稳态之和D.均不是

10.欲将边沿较差或带有干扰、噪音的不规则波形整形，应选择oA.多谐振荡器B.单稳态触发器C.施密特触发器D.不确定

四、计算、分析与设计题（共分）

1、用公式法或卡诺图化简如下表达式（共10分）40（）Y=ABC+BC+ACK=ABC+AB+A BC+AC

2、如图右图所示，若规定开关S闭合为

1、断开为0,A、B两点接通时为

1、断开时为3写出图中开关S1到S4的状态与A、B间导通的函数关系（共8分）

3、D触发器构成的电路如下图所示，请回答以下问题（共12分）

（1）D触发器的特性方程为o（2分）图中所示D触发器的触发方型触发其中可称为端，称为端若给端输入低电平，触发器的输出被立即置o（4分）

（2）请写出图中D触发器的状态方程（2分）

（3）若时钟信号CP波形如下所示，设Q0的初态为0,请绘制Q0的波形（4分）

4、右图是一简易触摸开关电路，当手摸金属片时，发光二极管亮，经过一定时间，发光二极管熄灭，试说明其工作原理，并计算发光二极管能亮多长时间（共10分）（）%D5V200g金属触点[]。