还剩10页未读，继续阅读
本资源只提供10页预览，全部文档请下载后查看！喜欢就下载吧，查找使用更方便
文本内容:
第一章计算机系统概论
1.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解P3计算机系统由计算机硬件系统和软件系统组成的综合体计算机硬件指计算机中的电子线路和物理装置计算机软件计算机运行所需的程序及相关资料硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要
5.冯•诺依曼计算机的特点是什么？解冯•诺依曼计算机的特点是P8•计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；•指令和数据以同同等地位存放于存储器内，并可以按地址访问；•指令和数据均用二进制表示；•指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；•指令在存储器中顺序存放，通常自动顺序取出执行；•机器以运算器为中心（原始冯•诺依曼机）
7.解释下列概念主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长解P9T0主机是计算机硬件的主体部分，由CPU和主存储器MM合成为主机CPU中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）o主存计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成存储单元可存放一个机器字并具有特定存储地址的存储单位存储元件存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取存储字一个存储单元所存二进制代码的逻辑单位存储字长一个存储单元所存二进制代码的位数存储容量存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）机器字长指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关指令字长一条指令的二进制代码位数
8.解释下列英文缩写的中文含义CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解全面的回答应分英文全称、中文名、功能三部分CPUCentral ProcessingUnit,中央处理机（器），是计算机硬件的核心部件,主要由运算器和控制器组成PCProgram Counter,程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址IRInstruction Register,指令寄存器，其功能是存放当前正在执行的指令CUControl Unit,控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序解有效信息均为n=4位，假设有效信息用b4b3b2bl表示校验位位数k=3位,（2k=n+k+l）设校验位分别为cl、c
2、c3,则汉明码共4+3=7位，即clc2b4c3b3b2bl校验位在汉明码中分别处于第
1、
2、4位cl=b4b3bl㊉㊉c2=b4b2bl㊉㊉c3=b3ffib2®bl当有效信息为1100时,c3c2cl=011,汉明码为HlOlOOo当有效信息为1101时,c3c2cl=100,汉明码为OOlllOlo当有效信息为1110时,c3c2cl=101,汉明码为lOllllOo当有效信息为1111时,c3c2cl=010,汉明码为OllOlllo
18.已知收到的汉明码（按配1100001,检查上偶原则配置）为
1100100、110011K
1100000、述代码是否出错？第几位出错？b2br纠错过程如下:Pl=cT㊉b4b3©br㊉P2=c2Pb4b2,bl㊉㊉P3=c3Pb3b2bl㊉㊉如果收到的汉明码为1100100则p3P2Pl=011,说明代码有错,b4‘出错,效信息为noo如果收到的汉明码为1100111,则p3p2pl=lll,说明代码有错,br出错,效信息为:0110如果收到的汉明码为1100000,则p3P2P1=110,说明代码有错,b2‘出错,效信息为0010如果收到的汉明码为1100001,则p3P2Pl=001,说明代码有错,cl出错,解:假设接收到的汉明码为:cr c2b4c3b3效信息为:
000122.某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片,度提而使访存速高到8倍，可采取什么措施？画图说明解若想不改用高速存储芯片，而使访存速度提高到8倍，可采取八体交叉存取技术，8体交叉访问时序如下图
18.什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？解程序运行的局部性原理指在一小段时间内，最近被访问过的程序和数据很可能再次被访问;在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大（大约5:1）存储系统中Cache一主存层次采用了程序访问的局部性原理
25.Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？答Cache做在CPU芯片内主要有下面几个好处1）可提高外部总线的利用率因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线2）Cache不占用外部总线就意味着外部总线可更多地支持1/0设备与主存的信息传输，增强了系统的整体效率3）可提高存取速度因为Cache与CPU之间的数据通路大大缩短，故存取速度得以提高将指令Cache和数据Cache分开有如下好处1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成2）指令Cache可用ROM实现，以提高指令存取的可靠性3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）补充Cache结构改进的第三个措施是分级实现，如二级缓存结构，即在片内Cache（L1）和主存之间再设一个片外Cache（L2）,片外缓存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存间起到平滑速度差的作用，加速片内缓存的调入调出速度
30.一个组相连映射的CACHE由64块组成，每组内包含4块主存包含4096块，每块由128字组成，访存地址为字地址试问主存和高速存储器的地址各为几位？画出主存地址格式解cache组数64/4=16,Cache容量为64*128=2总字,cache地址13位主存共分4096/16=256区，每区16块主存容量为:4096*128=2^字，主存地址19位,地址格式如下:主存字块标记（8位）组地址（4位）字块内地址（7位）列ALUArithmetic LogicUnit,算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算ACCAccumulator,累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器MQMultiplier-Quotient Register,乘商寄存器,乘法运算时存放乘数、除法时存放商的寄存器X此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MARMemory AddressRegister,存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址MDRMemory DataRegister,存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据I/OInput/Output equipment,输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送MIPSMillion InstructionPer Second,每秒执行百万条指令数，为计算机运算速度指标的一种计量单位
9.画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”M均为主存地址为例，在图中按序标出完成该指令包括取指令阶段的信息流程如一
①假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数1STA M指令:PC-MAR,MAR-MM,MM—MDR,MDR-R,OPIR fCU,AdIR-MAR,ACC-MDR,MAR-MM,WR2ADD M指令PC-MAR,MM-MDR,MDR7R,OPIR fCU,AdIR-MAR,RD,MM-MDR,MDRfX,ADI,ALU-ACC,ACC—MDR,WR假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位
10.指令和数据都存于存储器中，计算机如何区分它们？解计算机区分指令和数据有以下2种方法•通过不同的时间段来区分指令和数据，即在取指令阶段或取指微程序取出的为指令,在执行指令阶段或相应微程序取出的即为数据•通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数第章计算机的发展及应用
21.通常计算机的更新换代以什么为依据？答:P22主要以组成计算机基本电路的元器件为依据，如电子管、晶体管、集成电路等
2.举例说明专用计算机和通用计算机的区别答按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机通用计算机适应性强，但牺牲了效率、速度和经济性，而专用计算机是最有效、最经济和最快的计算机，但适应性很差例如个人电脑和计算器3,什么是摩尔定律？该定律是否永远生效？为什么？答:P23,否,P36第章系统总线3L什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？答P4L总线是多个部件共享的传输部件总线传输的特点是某一时刻只能有一路信息在总线上传输，即分时使用为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通
4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？答总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种链式查询、计数器定时查询、独立请求；特点链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高
5.解释下列概念总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制答P46o总线宽度通常指数据总线的根数；总线带宽总线的数据传输率，指单位时间内总线上传输数据的位数；总线复用指同一条信号线可以分时传输不同的信号总线的主设备（主模块）指一次总线传输期间，拥有总线控制权的设备（模块）；总线的从设备（从模块）指一次总线传输期间，配合主设备完成数据传输的设备（模块）,它只能被动接受主设备发来的命令；总线的传输周期指总线完成一次完整而可靠的传输所需时间；总线的通信控制指总线传送过程中双方的时间配合方式
6.试比较同步通信和异步通信答同步通信指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降适合于速度差别不大的场合异步通信指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率
8.为什么说半同步通信同时保留了同步通信和异步通信的特点？答:半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致,因此工作效率介于两者之间
10.为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plug andplay哪些总线有这一特点？答总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；目前流行的总线标准有ISA、EISA、PCI等；plug andplay即插即用,EISA PCI等具有此功能
11.画一个具有双向传输功能的总线逻辑图答在总线的两端分别配置三态门，就可以使总线具有双向传输功能
12.设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计
（1）设计一个电路，在同一时间实现DfA、D-B和D-C寄存器间的传送；
（2）设计一个电路，实现下列操作TO时刻完成D-总线；T1时刻完成总线一A；T2时刻完成Af总线；T3时刻完成总线一B解
（1）由T打开三态门将D寄存器中的内容送至总线bus,由cp脉冲同时将总线上的数据打入到A、B、C寄存器中T和cp的时间关系如图
（1）所示图
（1）
（2）三态门1受TO+T1控制，以确保TO时刻Df总线,以及T1时刻总线一接收门1-A三态门2受T2+T3控制，以确保T2时刻A—总线，以及T3时刻总线一接收门2-BTO、T
1、T
2、T3波形图如图
（2）所示图⑵第四章
3.存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果主存与CACHE之间的信息调度功能全部由硬件自动完成而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间物理地址空间大得多的虚拟地址空间逻辑地址空间编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换因此，这两个层次上的调度或转换操作对于程序员来说都是透明的
4.说明存取周期和存取时间的区别解存取周期和存取时间的主要区别是存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间即存取周期二存取时间+恢复时间
5.什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns,则存储器的带宽是多少？解存储器的带宽指单位时间内从存储器进出信息的最大数量存储器带宽二l/200ns X32位=160M位/秒=20MB/秒二5M字/秒注意字长32位，不是16位注lns=lTs
6.某机字长为32位，其存储容量是64KB,按字编址它的寻址范围是多少？若主存以字节编址,试画出主存字地址和字节地址的分配情况解存储容量是64KB时，按字节编址的寻址范围就是64K,如按字编址，其寻址范围为64K/32/8=16K主存字地址和字节地址的分配情况略
7.一个容量为16K义32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1KX4位，2KX8位，4KX4位，16Kxi位，4KX8位，8KX8位解地址线和数据线的总和=14+32=46根;选择不同的芯片时，各需要的片数为1KX416KX32/1KX4二16X8=128片2KX816KX32/2KX8=8义4=32片4KX416KX32/4KX4=4义8=32片16KX116KX32/16KX1=1X32=32片4KX816KX32/4KX8=4X4=16片8KX816KX32/8KX8=2X4=8片
8.试比较静态RAM和动态RAM答略参看课件9,什么叫刷新？为什么要刷新？说明刷新有几种方法解刷新对DRAM定期进行的全部重写过程；刷新原因因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种集中式、分散式、异步式集中式在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间分散式在每个读/写周期之后插入一个刷新周期，无CPU访存死时间异步式是集中式和分散式的折衷
10.半导体存储器芯片的译码驱动方式有几种？解半导体存储器芯片的译码驱动方式有两种线选法和重合法线选法地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法地址分行、列两部分译码，行、列译码线的交叉点即为所选单元这种方法通过行、列译码信号的重合来选址，也称矩阵译码可大大节省器材用量，是最常用的译码驱动方式
11.一个8K义8位的动态RAM芯片，其内部结构排列成256X RS试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？解采用分散刷新方式刷新间隔为:2ms,其中刷新死时间为256X pus采用分散刷新方式刷新间隔为256X us+X uus采用异步刷新方式刷新间隔为2ms
12.画出用1024X4位的存储芯片组成一个容量为64K义8位的存储器逻辑框图要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片解设采用SRAM芯片，则:总片数二（64KX8位）/（1024X4位）=64X2=128片题意分析本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画首先应确定各级的容量页面容量二总容量/页面数=64KX8/4=16KX8位,4片16Kx8字串联成64KX8位组容量二页面容量/组数=16KX8位/16=1KX8位，16片1KX8位字串联成16Kx8位组内片数二组容量/片容量二1KX8位/1KX4位二2片，两片1KX4位芯片位并联成1KX8位存储器逻辑框图（略）
13.设有一个64Kx8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答解存储基元总数=64Kx8位=512K位二2传位；思路如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幕的关系，可较好地压缩线数解设地址线根数为a,数据线根数为b,则片容量为2aXb=219；b=2l9-a；若a二19,b=1,总和二19+1=20；a=18,b=2,总和二18+2=20；a=17,b=4,总和=17+4=21；a=16,b=8,总和=16+8=24；由上可看出片字数越少，片字长越长，引脚数越多片字数减
1、片位数均按2的幕变化结论如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种地址线=19根，数据线二1根；或地址线二18根，数据线二2根
14.某8位微型机地址码为18位，若使用4KX4位的RAM芯片组成模块板结构的存储器，试问
（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为32Kx8位，共需几个模块板？
（3）每个模块板内共有几片RAM芯片？
（4）共有多少片RAM
（5）CPU如何选择各模块板？解
（1）该机所允许的最大主存空间是218X8位=256Kx8位=256KB
（2）模块板总数=256KX8/32KX8=8块
（3）板内片数=32K义8位/4KX4位=8X2=16片
（4）总片数=16片义8=128片
（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片地址格式分配如下
15.设CPU共有16根地址线，8根数据线，并用而函■（低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）现有下列存储芯片ROM（2KX8位，4KX4位，8KX8位）,RAMQKX4位，2KX8位,4KX8位），及74138译码器和其他门电路（门电路自定）试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图要求
（1）最小4K地址为系统程序区，409616383地址范围为用户程序区；〜
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑解
（1）地址空间分配图系统程序区（ROM共4KB）OOOOH-OFFFH用户程序区（1^^1共12延）1000H-FFFFH
（2）选片ROM选择4KX4位芯片2片，位并联RAM选择4KX8位芯片3片,字串联（RAM1地址范围为1000HTFFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围为3000H-3FFFH）
（3）各芯片二进制地址分配如下A15A14A13A12All A10A9A8A7A6A5A4A3A2Al AOROM1,200000000000000000000011111111111RAMI00010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存储器连接逻辑图及片选逻辑如下图⑶所示:
16.CPU假设同上题，现有8片8KX8位的RAM芯片与CPU相连，试回答
（1）用74138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以AOOOH为起始地址的存储芯片都有与其相同的数据，分析故障原因
（4）根据
（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？解
（1）CPU与存储器芯片连接逻辑图
（2）地址空间分配图RAMO:OOOOH-1FFFHRAMl:2000H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:AOOOH-BFFFHRAM6:COOOH-DFFFHRAM7:E000I1-FFFFH
（3）如果运行时发现不论往哪片RAM写入数据后，以AOOOH为起始地址的存储芯片（RAM5）都有与其相同的数据，则根本的故障原因为该存储芯片的片选输入端很可能总是处于低电平假设芯片与译码器本身都是好的，可能的情况有1）该片的-CS端与-WE端错连或短路；2）该片的-CS端与CPU的-MREQ端错连或短路；3）该片的-CS端与地线错连或短路
（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况此时存储器只能寻址A13=l的地址空间（奇数片），A13=0的另一半地址空间（偶数片）将永远访问不到若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=l的对应空间（奇数片）中去
17.写出
1100、
1101、
1110、1111对应的汉明码。
个人认证
优秀文档
获得点赞 0
