数字电路教学课件

数字电路教学课件第一章数字电路基础概念导入什么是数字电路？数制与码制简介数字电路是使用离散数值（通常为二进制的和）处理信息的电子电路01二进制与模拟电路不同，数字电路采用离散的电压或电流水平代表逻辑状态，具有抗干扰能力强、精度高等特点基数为的计数系统，仅使用和两个数字是数字电路的基础表201示方式十进制日常使用的基数为的计数系统，使用十个数字100-9码BCD二进制编码的十进制数，用位二进制表示一个十进制数字4数字电路的历史演进与应用场景继电器时代1世纪初，机械继电器被用于早期的计算和控制系统，操作速度慢，体积大202电子管时代年代，电子管计算机出现，如，体积庞大但速度提升1940ENIAC晶体管时代3年代，晶体管发明，体积小、功耗低、可靠性高19504集成电路时代年代起，集成电路技术发展，从小规模到超大规模集成电路1960现代智能时代5当今，纳米级工艺制程，高度集成的系统SoC核心应用领域计算机系统数字电路是计算机、内存和控制单元的基础自动化控制工业控制系统、智能家居、汽车电子CPU通信技术数字信号处理、编码解码、信道复用等模拟与数字的本质差异模拟信号数字信号连续变化的电信号，可以取无限多的值精度受噪声和干扰影响大，传输和复制过程中容易失真典型如声音、温度、压力等自然信号第二章逻辑代数与基本逻辑运算布尔代数基础定律基本公式基本定律德摩根定律·与运算，表示和同时为或运算，表A·B A B1A+B示或至少有一个为非运算，表示的取反A B1ĀA这是逻辑设计中最重要的定律之一基本逻辑运算符真值表与或非⊕异或ABA·BA+BĀA AB00001001011110010111110逻辑代数化简实例公式法化简步骤卡诺图法化简利用布尔代数公式进行等式变换卡诺图是一种图形化的逻辑函数化简工具，基于变量的相邻性原理

1.利用分配律展开或合并项

2.利用吸收律和德摩根定律进行化简

3.·检查结果是否为最简形式

4.示例化简F=AB+ĀB+ABC步骤1F=AB+ĀB+ABC步骤2F=BA+Ā+ABC步骤3F=B·1+ABC=B+ABC步骤4F=B1+AC=B·1=B使用卡诺图化简步骤绘制卡诺图并标记输出为的单元

1.1按的幂次方组合相邻的

2.21,2,4,

8...1尽量形成最大的组合以消除变量

3.卡诺图逻辑化简的利器卡诺图的优势卡诺图使用技巧直观可视化的逻辑化简方法相邻格只能有一个变量发生变化••容易识别最小项之间的关系圈的大小必须是的幂次方••2适合个变量的函数化简卡诺图的边界是相邻的（可环绕）•3-5•可以同时处理多输出函数不确定项可以视为或，有助于形成更大的组合••X01第三章逻辑门电路详解与门或门符号符号≥1功能当且仅当所有输入都为高电平时，输出才为高电平功能当至少有一个输入为高电平时，输出就为高电平非门异或门符号符号1=1功能输出与输入相反的逻辑电平功能当输入中有奇数个时，输出为；否则为110与逻辑门比较TTL CMOS参数TTL CMOS电源电压±宽范围5V

0.25V3~15V功耗较高很低（静态几乎为零）速度中等到较快低电压时较慢，高电压时较快噪声容限较高约为电源电压的30%输入电流高（）极低（级）

1.6mA pA特殊逻辑门三态门具有高、低、高阻三种输出状态，适用于总线结构逻辑门电路的实际应用分立元件门电路设计门电路性能参数解析噪声容限门电路能够抵抗输入噪声干扰的能力，通常以伏特表示的左右CMOS:VDD45%约TTL:

0.4V传输延迟信号从输入到输出所需的时间，决定了门电路的最高工作频率标准TTL:10ns（取决于电压）CMOS:5-50ns使用基本的电子元件（如晶体管、电阻和二极管）构建的逻辑门电路这种设计方法有助于深入理解逻辑门的内部工作原理实际应用设计注意事项逻辑门的硬件实现逻辑门芯片逻辑门芯片TTL CMOS系列，如（四与非门）系列，如（四与非门）•747400•404011工作电压固定在左右工作电压范围宽（）•5V•3-15V驱动能力强，可直接驱动静态功耗极低，适合电池供电设备•LED•速度较快，典型传播延迟输入阻抗高，几乎不消耗输入电流•10ns•功耗较高，不适合电池供电对静电敏感，需小心处理••第四章组合逻辑电路设计与分析组合逻辑电路特点设计流程组合逻辑电路的输出仅由当前输入决定，不依赖于以前的状态其特点包括需求分析无记忆功能•明确输入、输出及功能需求输出完全由当前输入决定•无反馈回路•设计相对简单直观建立真值表•列出所有可能的输入组合及对应输出写出逻辑表达式根据真值表写出初始表达式逻辑化简使用代数法或卡诺图法化简绘制逻辑图将化简后的表达式转换为电路图常用组合逻辑模块加法器编码器实现二进制加法运算的电路将多路输入编码为更少的输出线译码器数据选择器将位二进制码转换为个输出n2^n半加器与全加器原理详解半加器全加器逻辑表达式和Sum:S=A⊕B⊕Cin进位Carry:Cout=A·B+Cin·A⊕B全加器可处理来自低位的进位输入，是构建多位加法器的基本单元数值比较器与编码器设计数值比较器编码器功能与类型普通编码器将2^n个输入编码为n位二进制码，如8-3编码器将8个输入编码为3位二进制优先编码器当多个输入同时有效时，根据预设优先级输出对应编码通常高位输入具有更高优先级应用实例•键盘扫描电路•中断优先级处理译码器与数据选择器译码器数据选择器基本功能基本功能译码器将位二进制输入转换为个互斥输出，每次只有一个输出线为有效状态数据选择器（多路复用器）根据选择信号从多个输入中选择一个传送到输出端n2^n常见类型数学表达式译码器位输入，个输出选选择器•2-42441Y=S1·S0·D0+S1·S0·D1+S1·S0·D2+S1·S0·D3译码器位输入，个输出•3-838级联设计译码器位输入，个输出•4-16416通过将多个小型选择器组合，可以构建更大规模的选择器例如，用两个选选择器和一个选选择器可以构建选选择器412181主要应用应用场景从逻辑门到复杂功能模块组合逻辑模块的集成应用现代数字系统中，各种组合逻辑模块通常不是独立存在的，而是紧密结合形成复杂的功能单元上图展示了一个典型的数据处理路径，其中包含多个组合逻辑模块的协同工作译码单元将控制指令解码为具体操作信号数据选择根据控制信号选择合适的数据源运算处理执行加法、比较等算术逻辑运算结果输出将处理结果编码并传送到下一级第五章时序逻辑电路基础时序逻辑与组合逻辑的区别触发器的基本结构特性组合逻辑时序逻辑输出依赖仅依赖当前输入依赖当前输入和电路状态存储能力无有（可保存状态）反馈回路无通常存在时钟信号不需要通常需要复杂度相对简单较复杂触发器是时序逻辑电路的基本记忆单元，能够存储1位二进制信息它的输出不仅取决于当前输入，还取决于之前的状态触发器通常由几个与非门或或非门组成，并形成交叉耦合的反馈结构，使电路具有两个稳定状态常见触发器类型比较触发器触发器RS D最基本的触发器类型，具有置位S和复位R两个输入数据D触发器，克服了RS触发器的不确定状态问题缺点当S=R=1时进入不确定状态，实际应用受限特点输出跟随输入，在时钟上升沿锁存数据触发器的实现与时序特性D CMOS触发器电路实现透明锁存器与边沿触发器D CMOS主要组成部分•两个D锁存器级联（主从结构）•时钟反相器•传输门（由PMOS和NMOS组成）•反馈结构保持状态CMOS实现的优点是功耗低、噪声容限高，但速度比TTL实现稍慢透明锁存器当时钟为高电平时，输出跟随输入变化（透明状态）；时钟为低电平时，输出保持不变（锁存状态）边沿触发器只在时钟的上升沿（或下降沿）瞬间采样输入信号，其余时间输出保持不变边沿触发器对时序控制更严格，适用于同步系统设计时序参数重要性计数器与寄存器设计计数器寄存器同步计数器所有触发器在同一时钟信号的控制下同时变化优点是速度快，没有连锁延迟问题，但电路复杂度较高异步计数器上一级触发器的输出作为下一级的时钟输入结构简单，但有累积延迟问题，限制了最高工作频率常见计数器类型二进制计数器按二进制顺序计数BCD计数器十进制计数，范围0-9环形计数器一个1在各位置循环移动功能与类型约翰逊计数器2n状态环形计数器时序逻辑的时间控制核心关键时序参数时序违例问题建立时间（）时序违例是数字系统中常见的故障原因，主要包括tsu SetupTime保持时间（）th HoldTime建立时间违例数据在时钟边沿前变化过晚时钟到输出延迟（）tco Clock-to-Output保持时间违例数据在时钟边沿后变化过早传播延迟（）tpd PropagationDelay时钟偏斜问题不同位置的时钟信号存在相位差脉冲宽度（）tpw PulseWidth亚稳态触发器在不稳定状态持续振荡时序分析与设计技巧设计可靠的时序逻辑电路需要考虑最大频率计算fmax=1/tsu+tco+tcomb其中是组合逻辑延迟控制组合逻辑复杂度可提高最大工作频率tcomb时钟分布策略使用时钟缓冲器和树结构减少时钟偏斜，确保系统各部分同步工作H亚稳态处理第六章存储器与转换电路半导体存储器分类数模模数转换基础/模数转换器ADC随机访问存储器RAM将连续的模拟信号转换为离散的数字量关键参数包括可随机读写，掉电丢失数据分为SRAM（静态）和DRAM（动态）两种•分辨率（位数）•采样速率只读存储器ROM•转换时间只能读不能写或写入困难，掉电不丢失数据包括MROM、PROM、EPROM等•量化误差数模转换器存储器DACFlash将离散的数字量转换为连续的模拟信号关键参数包括电可擦除只读存储器，兼具ROM和RAM特点，应用广泛存储器芯片实例分析与对比存储器控制信号解析SRAM DRAM特性SRAM DRAM基本存储单元六晶体管一晶体管一电容存储密度低高速度快（~10ns）慢（~60ns）功耗相对较高相对较低刷新需求不需要需要周期性刷新成本高低典型应用缓存，寄存器主内存主要控制信号CS ChipSelect芯片选择，激活/禁用存储器芯片模数转换电路设计要点采样保持电路量化误差采样保持电路在转换过程中至关重要，它在采样开关闭合时跟踪输入信号，开关断开后将电容上的电压保持恒定，直到完成ADC ADC转换关键参数量化误差是固有的误差源，源于将连续的模拟量映射到有限数量的离散数字值ADC获取时间电容充电到输入电压所需时间•量化误差计算压降率保持模式下电容电压下降速率•对于位，量化误差最大为±（最低有效位）孔径误差采样开关闭合到断开的过渡时间n ADC

0.5LSB•相对于满量程的误差为例如，位的量化误差约为±12ADC

0.012%常见结构ADC逐次逼近型并行比较型ADC ADC通过二分法逐位确定数字输出，兼顾速度和精度，是最常用的结构使用个比较器同时比较，速度最快但硬件复杂度高，适用于高速低分辨率场合ADC2^n-1积分型型ADCΣ-ΔADC数模转换电路与应用工作原理典型应用实例DAC音频应用CD播放器、数字音频处理器、音频合成器等将数字音频转换为模拟信号视频显示将数字视频信号转换为模拟RGB信号驱动显示器控制系统数字控制器输出转换为模拟控制信号，如电机驱动、温度控制等信号生成数字合成信号发生器，产生各种波形和调制信号数模转换器将二进制数字输入转换为相应的模拟输出电压或电流最常见的DAC结构包括权电阻网络DAC使用按二进制权重排列的电阻网络，简单直观但需要高精度电阻，且位数增加时电阻值范围大梯形网络R-2R DAC只使用两种值（R和2R）的电阻构成网络，电阻匹配要求低，易于集成电流源阵列DAC使用按比例缩放的电流源，CMOS工艺中常用，具有高速度和良好的线性度性能指标DAC±8-241μs

0.01%90dB数字与模拟世界的桥梁芯片特点芯片特点ADC DAC多种封装类型等输出形式电压型和电流型•DIP,SOIC,TSSOP•分辨率范围位至位单通道或多通道设计•824•采样率从到不等工作模式单极性或双极性•kSPS GSPS•通常需要参考电压源缓冲器选项内置或外接••多通道设计支持多信号输入建立时间从到级别••μs ns接口方式并行等高端产品具有波形存储能力•SPI,I2C,•在现代系统中的应用ADC/DAC和是连接数字处理系统与物理世界的关键接口，几乎存在于所有现代电子设备中ADC DAC移动设备语音采集与回放、触摸屏接口、传感器数据采集医疗设备心电图、超声波成像、扫描的信号处理CT工业控制温度、压力、流量等参数监测与控制通信系统数字调制解调、软件定义无线电、基带处理第七章数字电路设计综合案例设计一个位二进制加法器4需求分析•两个4位二进制数相加•需要处理进位传播•输出4位结果和1位溢出标志逻辑设计

1.使用4个全加器级联

2.第一级的进位输入置

03.每级的进位输出连接到下一级的进位输入

4.最高位的进位输出作为溢出标志关键特性该设计利用全加器模块实现4位二进制加法，体现了模块化设计思想通过级联方式处理进位传播，但存在进位延迟累积问题实际应用中可考虑使用超前进位结构减少延迟，提高性能设计一个数字时钟计数模块该模块需要实现时、分、秒的计数功能，包括24小时制显示和复位控制核心组件包括12秒计数器（）分计数器（）0-590-59设计流程回顾与常见问题解析数字电路设计完整流程常见设计陷阱需求分析明确设计目标、功能规格和性能要求这一步决定了后续设计的方向逻辑设计从真值表到逻辑表达式，确定电路的功能实现方式包括电路划分、模块定义电路实现选择合适的器件，绘制详细电路图，考虑时序和布线等物理实现问题测试验证仿真验证功能正确性，制作原型测试，查找并解决问题，优化设计不稳定状态组合逻辑环路可能导致振荡，应确保无反馈路径或使用时序逻辑控制时序违例未满足建立/保持时间要求，导致数据采样错误需仔细分析时序路径竞争冒险不同信号路径延迟差异导致瞬态错误输出可通过增加冗余项或同步设计解决调试技巧数字电路未来发展趋势可编程逻辑器件低功耗与高速技术亚阈值逻辑在晶体管阈值电压以下工作，极大降低功耗，适用于物联网设备动态频率调节FPGA特点根据计算负载自适应调整时钟频率，平衡性能与功耗现场可编程，支持无限次重配置•并行处理能力强，适合加速算法三维集成•快速原型开发，缩短产品上市时间•垂直堆叠多层芯片，减少互连延迟，提高集成度高度灵活性，一种硬件适应多种应用•特点CPLD光互连技术非易失性配置，上电即可工作•使用光信号代替电信号传输数据，提高速度，降低功耗逻辑密度低于但高于•FPGA GAL确定性时序，适合控制逻辑•功耗低，成本适中•数字电路与新兴技术结合人工智能加速器物联网边缘计算量子计算接口专用数字电路架构优化算法执行，如神经网络处理单元、张量处理超低功耗数字电路实现传感器数据预处理，减少云端通信负担传统数字电路与量子比特之间的控制和读取接口，实现混合计算架构AI器等数字电路设计的新纪元开发流程应用场景拓展FPGA使用语言（）描述电路功能

1.HDL Verilog/VHDL通过综合工具将代码转换为网表

2.

3.布局布线工具生成物理实现AI加速时序分析确保设计满足约束

4.定制化神经网络推理引擎，提供比通用处理器更高的性

5.生成比特流文件编程FPGA能/功耗比现代开发环境提供图形化设计工具，大量核和FPGA IP自动化流程，大大简化了设计过程通信5G软件定义无线电、基带处理和网络加速器，适应快速变化的通信标准自动驾驶传感器融合、实时图像处理和决策系统，支持车辆自主导航可编程逻辑技术与高级设计方法的结合，正在彻底改变数字电路的设计方式，使设计师能够更快速地将创新概念转化为实际产品随着工艺进步和设计工具的成熟，和将在未来数字系统中扮演越来越重要的角色FPGA SoC课程总结数字电路的核心知识体系回顾基础知识组合逻辑•数字信号与模拟信号•基本逻辑门•数制与码制•逻辑函数化简•布尔代数与逻辑运算•组合逻辑模块时序逻辑功能模块•触发器原理•存储器结构•时序电路分析•数模/模数转换•计数器与寄存器•数字系统设计理论与实践结合的重要性数字电路是一门实践性很强的学科，仅仅掌握理论知识是不够的通过实际动手搭建电路、排查问题、优化设计，才能真正理解数字系统的工作原理和设计方法理论指导实践，实践检验理论在实践中发现问题，回到理论寻找解决方案，再通过实践验证解决方案的有效性，形成良性循环致谢与学习资源推荐推荐教材仿真软件工具《数字电子技术基础》（第六版）阎石，高等教育出版社•《数字设计原理与实践》（第四版），机械工业出版社•John F.Wakerly《数字集成电路分析与设计》，电子工业出版社•CMOS Sung-Mo Kang《与数字系统设计》，清华大学出版社•Verilog HDLFPGA在线课程中国大学《数字电子技术基础》电路仿真和设计，适合入门学习•MOOC ProteusPCB哈尔滨工业大学《数字逻辑与数字系统设计》功能强大的电路分析和仿真软件•Multisim《》开发环境•Coursera DigitalSystems:From LogicGates toProcessors QuartusPrime IntelFPGA《》设计套件•edX MITx:Computation StructuresVivado XilinxFPGA仿真软件ModelSim HDL实践建议从基础实验开始掌握一种语言HDL使用面包板搭建基本逻辑门电路，观察真值表验证，逐步过渡到组合逻辑和简单时序电路学习或，使用仿真工具验证设计，为开发打下基础Verilog VHDLFPGA参与开源项目动手制作个人项目上有许多数字电路相关的开源项目，如开源设计、开发板参考设计等设计并实现一个完整的数字系统，如数字时钟、简易计算器或游戏控制器等GitHub CPUFPGA数字电路的学习是一个持续的过程，希望同学们能够保持学习热情，不断探索，勇于创新，在数字世界中创造属于自己的精彩！。